可以控制加减的十二进制计数器下载

weixin_39820780 2020-06-21 02:00:40
用于数电实验作业，可以通过控制开关，使进行十二进制的加减法，并且在七段数码管上显示
相关下载链接：//download.csdn.net/download/xuan_ting/10486904?utm_source=bbsseo
...全文
33 回复 打赏 收藏 转发到动态 举报
写回复
回复
切换为时间正序
请发表友善的回复…
发表回复
相关推荐
可以控制加减的十二进制计数器
用于数电实验作业，可以通过控制开关，使进行十二进制的加减法，并且在七段数码管上显示。主要用于SYSU的数电作业。
VL52-10进制加减计数器，控制信号mode，输出计数numer和指示信号zero同步输出，引入寄存器概念
解决10进制加减计数器，mode控制信号，输出计数number和指示信号zero同步输出！
FPGA设计16进制加减计数器
用VHDL语言设计一个16进制加减计数器，计数方向可以由外界输入信号控制，带有清零和置位，输出除了包括计数值外还应包括进位和借位。
【VHDL】设计带有异步复位的可加减控制的50进制加减计数器
                                                                             题目描述：                                             设计带有异步复位的可加减控制的50进制加减计数器 50进制加减计数器源代码： library ieee; use ieee.std_log...
-异步复位六十进制加减可逆计数器.docx
-异步复位六十进制加减可逆计数器.docx-异步复位六十进制加减可逆计数器.docx
下载资源悬赏专区

12,085

社区成员

11,318,186

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告