IDT ICS9LP505 (CK505) PLL datasheet下载

weixin_39820780 2020-06-21 04:30:32
电脑主板所用的PLL锁相环电路芯片。用以产生电脑主板各主要功能部件所需的时钟频率，如CPU和南北桥等。
相关下载链接：//download.csdn.net/download/lampbulb1/10493111?utm_source=bbsseo
...全文
26 回复 打赏 收藏 转发到动态 举报
写回复
回复
切换为时间正序
请发表友善的回复…
发表回复
相关推荐
IDT ICS9LP505 (CK505) PLL datasheet
电脑主板所用的PLL锁相环电路芯片。用以产生电脑主板各主要功能部件所需的时钟频率，如CPU和南北桥等。
IDT 可编程多锁相环时钟生成器新
IDT近日推出可编程多锁相环时钟生成器新系列。该产品弥补了基于EEPROM平台的前期IDT可编程时钟的不足，采用了先进的多锁相环（PLL）架构，整合了多功能。兼容JTAG的IEEE 1149.1a接口计时设备迎合了设计者和制造商的需求。缘于该可编程时钟生成器新系列产品的高性能，使得其能广泛应用于通讯、数字消费及工业市场。 该产品采用的创新3相PLL架构包括超高预分频器、乘法器及VCO达1GHz的输出分路器，3相PLL设计使得其能从单一的输入频率生成任何比率的频率。两组内部PLL均包括了可选扩频调制器。该特征用于最大程度上降低产生于时钟信号的EMI以及迎合系统调整设计的需求。此外，每路PLL均
IDT推出可编程多相位PLL时钟发生器
IDT公司(Integrated Device Technology, Inc.)宣布推出可编程时钟发生器新系列。新器件使基于EEPROM的可编程平台通过上一代IDT可编程时钟和增强的多相位锁相环(PLL)架构，更容易为客户提供通用性和高性能。该产品符合IEEE 1149.1a的JTAG端口编程和边界扫描规范。新的可编程时钟发生器适用于通信、数字消费和工业市场。 　　创新的3－PLL架构包括超高分辨率的预分频器、倍频器和输出分频器，VCO范围可达1GHz，可从单一输入频率得到各种时钟调节比率的组合。两个内部PLL的功能包括可选扩展频谱调制器和用于扩展频率和比率的完整可编程功能。该功能可最大
S5PV210的时钟系统-1.6.ARM裸机第六部分
本期课程主要讲述S5PV210的时钟系统，通过8节课的讲解和实战，希望大家能够彻底掌握S5PV210（以及类似复杂度的SoC）的时钟体系结构，理解MUX开关、DIV分频器、PLL倍频锁相工作电路等在时钟设置中的作用。
用不到200行代码设计x86保护模式下的操作系统
本课程为学习Linux 0.11内核源码，以及《设计自己的x86 Linux操作系统》课程的前置课程。课程通过不到200行代码（其中汇编不到100行），演示了如何使用80386的硬件机制来创建一个32位简单的双任务切换的超小型操作系统。课程重点讲解80386保护模式下的编程，涉及的内容包括：1、计算机启动流程的介绍2、实模式和保护模式区别，进入保护模式下的方法3、GDT/IDT/LDT表介绍以及使用方法4、利用TSS来实现任务的切换5、利用8253定时器中断实现任务下下文切换6、利用调用门增加系统调用接口。学习本课程只需要你有8086汇编的基础（简单用过即可，不需要精通，我也不精通），熟悉C语言编程即可。在学习完本课程后，将为分析Linux 0.11源码、设计自己的操作系统打下坚实的硬件知识储备。可以点击我的课程主页，了解更多相关课程。
下载资源悬赏专区

12,086

社区成员

11,319,870

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告