基于Verilog语言的电子秒表设计下载

weixin_39822095 2020-06-21 05:30:26

基于Verilog语言的电子秒表设计，使用的FPGA板为Cyclone IV E:EP4CE6E22C8
相关下载链接：//download.csdn.net/download/qq_18833967/10495770?utm_source=bbsseo

...全文

41 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

基于Verilog语言的电子秒表设计，使用的FPGA板为Cyclone IV E:EP4CE6E22C8

FPGA毕设课设-基于verilog语言FPGA数字秒表设计实验QUARTUS工程源码+文档说明资料该设计是用于体育比赛的数字秒表,基于FPGA在Quartus II 9.0软件下应用Verilog语言编写程序,采用ALTRA公司Acex1k系列的Ep1k30tc144-3芯片进行了计算机仿真，并给出了相应的仿真结果。本设计有效的克服了传统的数字秒表的缺点，采用EDA技术采取自上而下的设计思路。绘制出了具体的逻辑电路，最后又通过硬件上对其进行调试和验证。该电路能够实现很好的计时功能,计时精度高。关键字：数字秒表 EDA FPGA Verilog Quartus II

在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。

基于verilog语言编程的数字秒表设计.doc

基于verilog的数字秒表的设计实现.doc

下载资源悬赏专区

13,654

社区成员

12,578,527

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章