社区
下载资源悬赏专区
帖子详情
基于Verilog语言的电子秒表设计下载
weixin_39822095
2020-06-21 05:30:26
基于Verilog语言的电子秒表设计,使用的FPGA板为Cyclone IV E:EP4CE6E22C8
相关下载链接:
//download.csdn.net/download/qq_18833967/10495770?utm_source=bbsseo
...全文
27
回复
打赏
收藏
基于Verilog语言的电子秒表设计下载
基于Verilog语言的电子秒表设计,使用的FPGA板为Cyclone IV E:EP4CE6E22C8 相关下载链接://download.csdn.net/download/qq_18833967/10495770?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
基于
Verilog
语言
的
电子
秒表
设计
本项目“基于
Verilog
语言
的
电子
秒表
设计
”涉及到使用
Verilog
来构建一个能够在FPGA(Field-Programmable Gate Array)上实现的计时设备。FPGA是一种可编程的集成电路,允许
设计
者根据需要配置其内部逻辑,从而实现...
FPGA毕设课设-基于
verilog
语言
FPGA数字
秒表
设计
实验QUARTUS工程源码+文档说明资料.zip
FPGA毕设课设-基于
verilog
语言
FPGA数字
秒表
设计
实验QUARTUS工程源码+文档说明资料 该
设计
是用于体育比赛的数字
秒表
,基于FPGA在Quartus II 9.0软件下应用
Verilog
语言
编写程序,采用ALTRA公司Acex1k系列的Ep1k30tc144-3...
基于
verilog
的数字
秒表
的
设计
实现.doc
该
设计
使用
Verilog
HDL
语言
,实现了一个基于数字
秒表
的
设计
,具有计时、暂停、清零等功能。 实验原理 实验
设计
原理可以分为五个部分: 1.
秒表
的逻辑结构:
秒表
主要由十进制计数器、六进制计数器、分频器、数据...
基于cyclone2 FPGA(Vhdl+
Verilog
语言
)毕业
设计
资料quartus工程源码合集+文档说明(25份).zip
基于cyclone2 FPGA(Vhdl+
Verilog
语言
)毕业
设计
资料quartus工程源码合集+文档说明(25份): 基于FPGA与DS18B20温度传感器的通信实现 基于FPGA的64位8级流水线加法器 基于FPGA的DDS任意波形输出 基于FPGA的fir...
基于
verilog
语言
编程的数字
秒表
设计
.doc
"基于
Verilog
语言
编程的数字
秒表
设计
" 本文档旨在
设计
一个基于
Verilog
语言
编程的数字
秒表
系统,具有复位、暂停、
秒表
计时等功能。系统采用Altera DE2开发板上EPM7064芯片,通过Quartus II软件编译和
下载
到芯片中。 ...
下载资源悬赏专区
13,103
社区成员
12,754,318
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章