JESD204B协议理解下载

weixin_39820780 2020-06-23 12:30:36

该标准描述的是转换器与其所连接的器件（一般为FPGA和ASIC）之间的数GB级串行数据链路，实质上，具有高速并串转换的作用。
相关下载链接：//download.csdn.net/download/xyy174510/10587049?utm_source=bbsseo

...全文

28 回复打赏收藏举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

相关推荐

JESD204B通信协议，高速并串转换协议，JESD204B协议

只包括了Subclass1的内容，没有Subclass2. 另外两篇博文： JESD204B协议理解一：第4章电气规范 JESD204B协议理解二：第5章数据流目录 6 Deterministic Latency 6.1 Introduction 6.2 No Support for Determisitic Latency (Device Subclass 0) (Informa...

另外两篇博文： JESD204B协议理解一：第4章电气规范 JESD204B协议理解三：第6章确定性延时目录 5 Data stream 5.1 Transport layer 5.1.1 Overview 5.1.2 User data format for an independent lane 5.1.3 User data format for multiple lan...

想要彻底理解参数意义要先看JESD协议标准原文，再看看这文章。这是我花了很久才意识到的道理，不过这篇文章对理解也有一定意义。这个文章是我看的一篇英文文章的大体翻译，并不是逐行的。文章名《Understanding JESD204B Link Parameters》 L 一个DAC converter的lanes数 K ...

本系列文章主要研究JESD使用的相关问题，首先对JESD204B协议的基础知识进行简要介绍，并通过AD9625和Xilinx 609T FPGA硬件平台，介绍一种典型的JESD204B使用场景；并在此应用结构的基础上，对Xilinx JESD204B IP的配置、官方例程进行介绍，以便更深一步理解JESD204B接口的使用；最后基于实际板卡的硬件设计，进行RTL代码设计、仿真、调测；

发帖

下载资源悬赏专区

1.1w+

社区成员

1124.4w+

社区内容

CSDN 下载资源悬赏专区

其他技术论坛（原bbs）

社区管理员

加入社区

帖子事件

创建了帖子

2020-06-23 12:30

社区公告

暂无公告