社区
下载资源悬赏专区
帖子详情
verilog语言利用FIFO的串口程序收发两端下载
weixin_39820535
2020-08-11 08:00:57
verilog语言利用FIFO的串口程序收发两端,顶层模块设计,易于移植,收发两端在一个工程里面。
相关下载链接:
//download.csdn.net/download/a60kg/9443966?utm_source=bbsseo
...全文
76
回复
打赏
收藏
verilog语言利用FIFO的串口程序收发两端下载
verilog语言利用FIFO的串口程序收发两端,顶层模块设计,易于移植,收发两端在一个工程里面。 相关下载链接://download.csdn.net/download/a60kg/9443966?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
verilog
语言
利用
FIFO
的
串口
程序
收发
两端
verilog
语言
利用
FIFO
的
串口
程序
收发
两端
,顶层模块设计,易于移植,
收发
两端
在一个工程里面。
verilog
实现含
FIFO
的RS232
串口
收发
程序
源代码
verilog
实现含
FIFO
的RS232
串口
收发
程序
环境quartus 8.1 以上
数字芯片验证第2部分(扩展补充A)-数字电路和C
语言
和
Verilog
基
本部分课程中的C
语言
内容属于朱老师嵌入式Linux核心课程的第四...
Verilog
语言
基础篇按需扩展,后面如果有补充录制会加到本课程目录中,如果有需要学习
Verilog
请直接学习本课程的【第3部分:
Verilog
HDL入门】
cyclone FPGA设计uart
fifo
串口
自
收发
通信
Verilog
源码quartus9.0工程文件.zip
cyclone FPGA设计uart
fifo
串口
自
收发
通信
Verilog
源码quartus9.0工程文件 module my_uart_top( clk,rst_n, rs232_rx,rs232_tx ); input clk; // 25MHz主时钟 input rst_n; //低电平复位信号 input ...
基于
FIFO
的
串口
发送器+
串口
自
收发
通信
verilog
设计实验Quartus9.1工程源码+设计说明文件.zip
基于
FIFO
的
串口
发送器+
串口
自
收发
通信
verilog
设计实验Quartus9.1工程源码+设计说明文件,可以做为你的学习设计实验参考。 module uart
fifo
( clk,rst_n, rs232_tx ); input clk; // 25MHz主时钟 input ...
下载资源悬赏专区
12,795
社区成员
12,333,699
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章