SDF负延时怎么解决

[阵亡者的慰藉]

ASIC仿真最后一道流程后仿，即时序仿真。
后仿流程与前仿真最大区别在于引入了时序概念和时序检查，常规正的时序没这里不多做介绍，重点介绍一下负延时。
由于工艺不断更新，部分工艺甚至能够实现负延时（起初我也是很不理解），这个负延时其实也是个相对的概念。当器件的驱动能力很差而负载很小的时候，可能导致负载电压先达到阈值，这在器件的库里表现为IOPATH DELAY是负数。
仿真过程中这种负数是很难解决的，仿真器无法实现信号的负延时，仿真器的解决办法一般是在这个库的前后去借一些延迟，将这个负值抵消掉。如果前后都借不到延时，则会忽视这个负延时，标为0延时，同时反标LOG会给出警告。
目前主流的仿真器VCS有明确的说明，当我们打开负延时功能时（negdelay），我们需要确保IOPATH_DELAY+DEVICE DELAY是正数，或者INTERCONNECT_DELAY+DEVICE_delay是正数，否则会忽略掉这个负延时。