有人知道这个CD4046锁相环该怎么设计，怎么调参数吗？救救孩子！！！我没学过锁相环，之前都没接触过，但是最近一个大作业要用，枯了...
-
我是用的pritues仿真4046锁相环的，外电路参数也都是按datasheet调的呀，可是仿真的时候它好像在中心频率还是入不了锁，引脚1输出的是高电平和低电平交替。。
有人知道这个CD4046锁相环该怎么设计，怎么调参数吗？救救孩子！！！我没学过锁相环，之前都没接触过，但是最近一个大作业要用，枯了...
展开阅读全文
-
等级
本版专家分：11730勋章
-
-
红花
2015年8月 硬件/嵌入开发大版内专家分月排行榜第一
2015年7月 VC/MFC大版内专家分月排行榜第一
2015年5月 VC/MFC大版内专家分月排行榜第一
2015年4月 VC/MFC大版内专家分月排行榜第一
2015年3月 VC/MFC大版内专家分月排行榜第一
2015年1月 硬件/嵌入开发大版内专家分月排行榜第一
2013年12月 VC/MFC大版内专家分月排行榜第一
2013年11月 VC/MFC大版内专家分月排行榜第一
2013年6月 VB大版内专家分月排行榜第一
2013年5月 VB大版内专家分月排行榜第一
2013年1月 VB大版内专家分月排行榜第一
2012年12月 VB大版内专家分月排行榜第一
-
-
黄花
2015年9月 VC/MFC大版内专家分月排行榜第二
2015年7月 硬件/嵌入开发大版内专家分月排行榜第二
2014年5月 VC/MFC大版内专家分月排行榜第二
2014年3月 VC/MFC大版内专家分月排行榜第二
2013年10月 VB大版内专家分月排行榜第二
2013年7月 VB大版内专家分月排行榜第二
2012年5月 VB大版内专家分月排行榜第二
2012年4月 VB大版内专家分月排行榜第二
2012年2月 VB大版内专家分月排行榜第二
2011年11月 VB大版内专家分月排行榜第二
-
-
蓝花
2015年11月 VC/MFC大版内专家分月排行榜第三
2015年6月 VC/MFC大版内专家分月排行榜第三
2015年2月 VC/MFC大版内专家分月排行榜第三
2014年1月 VC/MFC大版内专家分月排行榜第三
2012年3月 VB大版内专家分月排行榜第三
2011年12月 VB大版内专家分月排行榜第三
2011年10月 VB大版内专家分月排行榜第三
-
-
按手册给的参数调就可以，你仿真不出来，可能仿真软件有问题，实际运行不会有问题
-
等级
本版专家分：0 -
不牵涉MCU的话用Multisim做仿真比较好，你可以用Multisim试试
- 【Electronics】基于锁相环CD4046的数字频率合成器
在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用。 频率合成器分为直接频率合成器，直接锁相环频率合成器和直接数字式频率合成器。随着数字集成电路和微电子技术的迅速发展，直接数字式频率合成器具有较高的...
- 基于锁相环的频率合成电路设计
0 引言 锁相环简称PLL,是实现...自从20世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。如今，PLL技术主要应用在调
- 锁相环 CD4046 的应用
锁相环 CD4046 和计数器搭配，可以做成一个倍频器。电路如下： 说明可见：http://zhidao.baidu.com/question/361315135436665012
- 通信电子电路锁相鉴频器课设（Multisim && Proteus）
需要关掉才可以改删线路 双击示波器，调节下方属性：查看波形等等
- PLL(锁相环)电路原理
最近在看系统时钟，网上找了几篇关于锁相环资料，拼了一篇文档，觉得自己看明白了，分享出来 （一） PLL(锁相环)电路原理 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多...
- 关于锁相环（PLL）必须要知道的事
一、锁相环组成 锁相环一般由三部分组成压控振荡器、滤波器和鉴相器。最终使得输入和输出两个频率同步，且具有稳定的相位差。 二、锁相环作用 用来把输入的时钟频率进行倍频。 三、锁相环各个部分介绍 压控...
- MATLAB里仿真时锁相环怎么使用？
你的意思使用Simulink来做锁相环的仿真吗？ 如果是的话 下面的两个路径 是用Simulink仿真锁相环的例子 的路径 1.Demos/Blocksets/Communication/Synchronization and Receivers/ PLL-Based Frequency Synthesis 2....
- 锁相环(PLL)的工作原理
1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点...
- 利用锁相环生成正交参考信号
中间也有过些自己的设计想法，但总觉得不够理想，因此也就一直没有真正动手。其中如何利用输入的外部参考信号生成一对正交的内部参考信号就是其中难点之一。对此我一直都没有很好的解决方案。 最近在看远坂俊昭写的...
- 锁相环原理和应用
1、锁相环名称是锁相，而锁相的前提是锁频，因为频率不同的信号，是无法保持恒定的相位差的。 2、此外，锁相环是一个闭环跟踪系统，如果将输入信号M分频，输出信号就跟随分频后的信号，即M分频输出；如果将反馈信号...
- 锁相环PLL（Phase Locked Loop）
锁相环PLL 目前我见到的所有芯片中都含有PLL模块，而且一直不知道如何利用PLL对晶振进行倍频的，这次利用维基百科好好的学习了下PLL的原理。 1. 时钟与振荡电路 在芯片中，最重要的就是时钟，时钟就像是心脏的脉冲...
- 锁相环PLL原理 && 时钟产生方法
PLL是Phase-Locked Loop的缩写，中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统，它可以使PLL输出与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器（Charge Pump）、低通滤波器、（电）压控...
- 锁相环的环路带宽
锁相环的环路带宽等于其闭环频率响应的积分。它反映了环路对噪声的抑制作用，噪声带宽越小，环路越窄，环路对输入噪声的抑制能力越强。另外，噪声带宽还与环路增益K、阻尼系数、无阻尼振荡频率等有关。 设计锁相环...
- MATLAB里仿真时锁相环怎么使用
MATLAB里仿真时锁相环怎么使用
- 锁相环工作原理
锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪...
- PLL锁相环相关基础知识
趁着自己还有点时间和精力，把锁相环的一些知识记录一下，基础功不扎实，有误之处还请大佬拍错。 1. PLL的工作原理 锁相环一般由PD(鉴相器）,LPF（环路滤波器），VCO组成。 有的同学可能要问了：“既然VCO在...
- 【FPGA】【Verilog】【基础模块】锁相环（PLL）
pll的设定：例化:`timescale 1 ns / 1 ps module pll_test( input clk, input rst_n, output clk1, output clk2, output clk3, output clk4, output locked ); pll_rty pll( ... .inclk0(...
- PLL与DLL锁相环介绍
一、PLL锁相环：Phase-Locked Loop 由鉴相器、环路滤波器和压控振荡器组成，鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud。Ud中的噪声和干扰成分被低通性质的环路滤波器滤除。形成压控振荡...
- 锁相环PLL（一）Xilinx PLL IP核使用方法
新建IP核文件 如图所示，在“Design à Implementation”下的任意空白处单击鼠标右键，弹出菜单中选择“New Source …”。 在弹出的“New Source Wizard à Select Source Type”下，如图所示，选择...
- 锁相环PLL的倍频
之后在使用FPGA的时候，直接有PLL这个IP核提供给我们使用，实现自己想要的频率。但是当我们使用的时候，锁相环倍频的原理我们清楚吗？下面就来简要分析下倍频的原理。 首先，我们需要了解下锁相环的组成。锁相环...
- FOC之PLL锁相环
锁相环PLL： 为了对基准信号与反馈信号进行频率比较，二者的相位必须相同且锁住，任何时间都不能改变，这样才能方便的比较频率，所以叫锁相（Phase Locked） 为了快速稳定输出系统，整个系统加入反馈成为闭环，...
- 什么是PLL, PLL的作用
PLL是phase locked loop的缩写，中文译作锁相环。按照架构来分可分为模拟，数字，数模混合型锁相环。按照环路传函可分为一阶，二阶，三阶，高阶锁相环。按照其他分类方式可以分为整数型PLL和小数型PLL，电荷泵型和非...
- stm32F103采用内部晶振8MHz时钟和外部晶振初始化代码
//stm32F103VCT6 采用内部晶振8MHz 时钟初始化代码 void SetSysClockTo64(void) { __IO uint32_t HSIStatus = 0; RCC_DeInit(); //先复位RCC寄存器 //使能HSI RCC_HSICmd(ENABLE);... HSIStatus = ...
- 锁相环PLL原理
锁相环原理： 各部分： OSC：稳定的输入频率（晶振） R Divider：R分频器，（因为鉴相器有最大检测频率，当本振信号频率较高时，需要对其进行分频） PD：鉴相器，（将来自R分频器的和N分频器的两路信号的相位...
- 教您正确理解时钟器件的抖动性能
但不同的时钟器件，对抖动的描述不尽相同，如不带锁相环的时钟驱动器有附加抖动指标要求，而带锁相环实现零延时的时钟驱动器则有周期抖动和周期间抖动指。同时，不同厂家对相关时钟器件的抖动指标定义条件也不一样，...
- NE564锁相环使用心得
难点就是环路滤波器的设置，我参考了图解电子丛书系列的 锁相环（PLL）电路设计与应用 中的滞后超前滤波器 首先，求出分频系数最小与最大时，鉴相器、VCO、分频器的合成传输特性fvpn 这个是CD74HC4046的图，借鉴一下...
- FPGA源同步输出时序约束（一）
源同步输出 fpga
- 对PLL锁相环的一些理解
最近在看时钟电路，看到一篇讲得很好的，原文链接：https://blog.csdn.net/leoufung/article/details/50268031 PLL(锁相环)电路的基本构成 在通信机等所使用的振荡电路，...
- 锁相环(PLL)的工作原理（转载）
1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是...
- 锁相环倍频
1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的...