请教大佬SRIO数据传输的问题

亦可西 2020-10-16 03:48:35

我使用xilinx的V7FPGA通过SRIO给DSP发送数据，SRIO包类型为NWRITER，从DSP地址为81000000开始发，到81001F00时，FPGA端IP核的tready信号开始拉低，数据就发不过去了，请问哪位大佬遇到过相似的问题，原因可能是什么呀

...全文

2902 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

ABWaa 2023-06-15

打赏
举报

回复

问题解决了吗

Alefssio 2022-03-09

打赏
举报

回复

解决了吗？

为了满足Zynq-7000系列芯片的SRIO数据传输要求，提出了一种基于FPGA控制DMA传输进行SRIO通信的设计方案，并完成了ARM与FPGA核间高吞吐率的数据交互操作。系统的FPGA部分主要用来控制DMA的数据传输和SRIO事务处理，ARM只进行简单的参数设置，能够完成SRIO各种事务类型的传输。实际应用表明，该系统具有操作简便、高效的特点，同时减轻了CPU的负担，达到了预期效果。

在使用Digital Signal Processor (DSP)芯片进行数字信号处理时，由于数据量大，线程较多，通常采用多片DSP协同处理。本文旨在研究DSP间数据和信息传输的实现，并以三片TI的 TMS320C6474芯片为例，基于SRIO协议，设计一种传输架构，实现了DSP间的数据传输。最终实现DSP间2.520 Gb/s的数据传输速率，为理论值的50.40%，但如果除去线程调度和DSP间同步所用时间，其SRIO接口的数据传输速率可达到3.886 Gb/s，为理论值的77.72%。该设计具有较大的通用性，对其他同类型的芯片间的数据传输设计具有极大的参考性。

SRIO传输的技术协议和中文说明。RapidIO是一种非专有的高带宽系统级互连。它是一种分组交换互连，主要用作以每秒千兆字节性能级别进行芯片到芯片和板对板通信的系统内接口。该架构可用于连接的微处理器，内存和内存映射的I / O设备，这些设备在网络设备，内存子系统和通用计算中运行。

xilinx 7 系列fpga与dsp srio数据传输

FPGA_DSP异构视频处理系统中基于SRIO的数据高效传输方法.pdf

其他硬件开发

2,425

社区成员

4,282

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章