请教大佬SRIO数据传输的问题

亦可西 2020-10-16 03:48:35

我使用xilinx的V7FPGA通过SRIO给DSP发送数据，SRIO包类型为NWRITER，从DSP地址为81000000开始发，到81001F00时，FPGA端IP核的tready信号开始拉低，数据就发不过去了，请问哪位大佬遇到过相似的问题，原因可能是什么呀

...全文

3142 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

ABWaa 2023-06-15

打赏
举报

回复

问题解决了吗

Alefssio 2022-03-09

打赏
举报

回复

解决了吗？

这里因为换了一块FPGA，所以也换了一个SRIO的端口，换到了端口0，不知道为什么它的通道工作模式指示的是4x的模式，实际上还是1x的链路。测试过程的示意图如上图所示，FPGA等待接收从DSP发过来的门铃信号，DB0和DB1分别指的是门铃的Info字段为“0”或者“1”的门铃事务，用于区分不同的工作模式。测试结果如上图所示，我们只用了port 2 上的一对链路，物理层的链路速率是3.125Gbps，DSP的主频是1GHz，因此这里的时间单位是ns。而且有时候TSC的起点不是0，所以用的时间会更少，

探索高速互连的未来：FPGA实现SRIO详解【下载地址】FPGA实现SRIO详解资源下载 FPGA实现SRIO详解资源下载项目地址: https://gitcode.com/Open-source-documentation-...

http://e2e.ti.com/support/dsp/c6000_multi-core_dsps/f/639/t/123812.aspx Q: 1).- In the two SRIO examples found in the pdk_C6678_1_0_0_11 there is no use of the Response packet Ftype 13. Could y

fpga与dsp通过srio接口通信中断问题解决背景介绍问题描述问题分析排查解决方法背景介绍硬件采用K7+6678构架，K7通过srio接口向6678传输图像。问题描述在srio启动初始情况或dsp大批量写DDR3的过程中，尤其是写批量复杂数据时基本都会导致srio卡死，观测发现fpga死在发送数据状态，一直等待ready信号拉高，但一直无响应。问题分析排查由于发送数据采用Swirte协议，不带响应，虽然数据传输效率高，但是如果dsp端异常无法接收时，fpga还会一刻不停的写数据，直到异常，初步

1.问题描述 FPGA通过SRIO给DSP发送200M数据，DSP再通过GE将这200M的数据发送给PPC，DSP中间会做一些简单的处理，在PPC端发送200M中的数据有部分错误，错误的地方在DSP中为固定的地址 2.DSP 具体情况没有操作系统 SRIO：FPGA为主，一个SRIO包256字节数据，一个发送8个SRIO包后发送一个doorbell，DSP通过ED...

其他硬件开发

2,432

社区成员

4,281

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章