FPGA 时序问题

[DO-VIS]

问题如图，实例为串口接收模块

[DO-VIS]

引用 1 楼 yoveldf 的回复:

fpga的没搞过 简单说下我的看法 但不知道是否正确 仅供参考 首先一点 你确认执行条代码就是一个时钟吗？以前搞单片机的时候，c转成汇编或者机器语言的时候一条指令才会是一个时钟或者几个时钟

是的，FPGA里面都是一个时钟

[yoveldf]

fpga的没搞过 简单说下我的看法 但不知道是否正确 仅供参考 首先一点 你确认执行条代码就是一个时钟吗？以前搞单片机的时候，c转成汇编或者机器语言的时候一条指令才会是一个时钟或者几个时钟

[century_21st]

可能是为了保证足够的采样建立保持时间，可以对照下采样时钟的频率与串口数据的关系来分析