64bit 乘法器下载

weixin_39821746 2020-12-12 08:01:00
64位booth整数乘法器，在.13工艺库下综合能达到500MHz，采用了流水线技术
相关下载链接：//download.csdn.net/download/tangminnudt/3956030?utm_source=bbsseo
...全文
23 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
64bit 乘法器
64位booth整数乘法器，在.13工艺库下综合能达到500MHz，采用了流水线技术
64bit二进制整数乘法器.zip
用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16小位宽乘法器来实现，底层乘法器使用FPGA内部IP实现；经过基于modelsim仿真软件对电路进行功能验证，基于Quartus平台对代码进行综合及综合后仿真，...
Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现； 2.基于modelsim仿真软件对电路进行功能验证； 3.基于Quartus平台对代码...
硬件电路乘法器设计（4bit，8bit乘法器，使用移位相加法实现4bit乘法器，并使用4bit乘法器实现8bit乘法器，verilog）
4bit乘法器，使用移位相加法实现，并使用4bit乘法器实现8bit乘法器
基于FPGA的64bit算术乘法器设计Verilog代码Quartus仿真
1.用 Veriloghdl设计实现64bit二进制整数乘法器,底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现底层乘法器可以使用FPGA内部P实现; 2.基于 mode sim仿真软件对电路进行功能验证 3.基于 Quartus平台对代码进行...
下载资源悬赏专区

13,654

社区成员

12,574,373

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章