现在SOC配合单片LPDDR4还需要拉等长嘛？

丶银河 2020-12-31 11:43:59

偶而见到部分嵌入式linux开发板的图，发现有些确实没有按照等长规则来布线（晶晨平台），说是可以通过软件来调整。但是同型号的其他开发板也有拉了等长的，所以有些疑惑，还请大神指点。 1：现在是不是确实可以通过软件来调整硬件上的非等长 2：可以的话这些参数又在哪呢？意思是我可以在哪个文件或者文件夹下找到相关信息呢？

...全文

2021 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

资源下载链接为： https://pan.quark.cn/s/67c535f75d4c 树莓派3B完整原理图详细解析

通过pyserial控制开发板（如基于ARM SoC的半导体测试设备），模拟量产测试流程，包括GPIO控制、数据采集、异常处理和日志记录。脚本适用于自动化压力测试和功能验证。

LPDDR6不是一个孤立标准，它代表的是自动驾驶平台、AI计算平台迈向高性能、低功耗、强鲁棒性的关键一步！下次你刷到自动驾驶新闻，请记住背后默默顶着数据洪流的，是那颗默默流汗的——LPDDR6 💪。

Zynq UltraScale+ MPSoC配置DDR4参数前言自己做自己的嵌入式产品一般要选择合适的DDR，而这里开发板给的是4GB的UIMM的DDR4，也就是电脑上用的，所以用不了，只能自己挂载Component，这里说一下配置的过程，如何从PDF中拿出参数来开始 Zynq DDR控制器 1、首先看一下Zynq MPSoC支持的DDR，这里的手册是UG1085，首先是最大支持多少可以...

文章摘要 DDR/LPDDR内存接口通过双沿采样技术实现带宽倍增，LPDDR系列针对移动设备优化功耗。演进中引入点对点拓扑、分离时钟架构等技术，面临时序对齐（皮秒级偏差控制）和电源噪声（mV级容限）等挑战。PCIe采用串行差分和点对点架构解决并行总线瓶颈，版本迭代通过PAM4调制和FEC实现带宽翻倍，其链路训练和弹性缓冲区机制保障高速稳定性。UCIe为Chiplet异构集成提供开放标准，支持跨工艺节点互连，推动半导体产业向模块化设计转型。三者共同体现了高速互连技术在带宽、功耗与可靠性平衡中的创新。（149

CPU和硬件区

1,024

社区成员

561

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章