CPU和硬件区
现在SOC配合单片LPDDR4还需要拉等长嘛？
墨衍会员 · AI 创作全网分发 墨衍智能分发 通过墨衍一键同步至各平台 可同步平台 CSDN微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网
我也要 关注 + 加入社区相关推荐
LPDDR4vsDDR4
Cadence的LPDDR4与DDR4详细对比说明，介绍了DDR4和LPDDR4的技术特点和应用场景，二者不是替代关系，而是可以互补共存
i.MX8M Mini核心板实战：从底板设计到嵌入式Linux部署
嵌入式Linux开发中，核心板（SoM）方案正成为快速产品落地的关键路径。它以紧凑封装集成应用处理器、内存与电源管理，显著降低高速信号设计与电源时序的复杂度。以i.MX8M Mini为例，其四核Cortex-A53与Cortex-M4实时核的组合，为工业HMI、边缘网关、数据采集等场景提供了均衡性能。通过模块化设计，开发者只需关注底板外设扩展，配合Yocto或预编译镜像即可快速搭建系统。本文从核心板架构、底板设计要点、Linux环境构建到量产部署，系统梳理了基于i.MX8M Mini的嵌入式产品开发全流程，
米尔电子发布Rockchip SOM：RK3562与RK3506模块详解
系统级模块（SOM）将处理器、内存、电源管理等核心器件集成于一体，用户仅需设计底板即可快速搭建嵌入式产品，有效规避高速信号布线与信号完整性难题。这种模块化方案在工业产品开发中既能缩短上市周期，也便于后期维护与备货。米尔电子近期推出的两款基于Rockchip平台的新品——RK3562与RK3506，分别覆盖嵌入式Linux下的HMI人机交互与边缘AI场景，以及低功耗工业实时控制场景。借助设备树配置外设、通过交叉编译工具链构建系统，开发者可快速完成从内核到应用的全链路调试。同时结合实际项目经验，梳理了开发环境搭
LPDDR5信号完整性研究.pdf
本文介绍了使用1抽头DFE（判决反馈均衡）的LPDDR5 SoC DRAM PoP（封装在封装上）系统的SI（信号完整性）分析。 系统以6.4 Gbps的速度运行，SS拐角处为0.47V VDDQ。 DFE减轻了基于反射的ISI，并提高了眼睛孔径。 DFE已广泛应用于串行差分接口，如USBSS和PCIe，但其在LPDDR5并行单端接口中的应用是新的，并提出了独特的挑战，因为JEDEC标准六边形眼罩定义了两种定时规范，即@Vref+/-0mV和@Vref+/-50mV。 Vref是用于测量眼睛张开度的眼睛中心中的参考电压。 根据所分析的信道，在写入期间，最佳的1抽头DFE反馈权重为约5mV，这在Vref+/-50mV时提高了眼孔径，而不会降低Vref+/-0mV时的眼孔径。 进一步增加反馈权重会导致过度均衡，导致在Vref+/-0mV时的眼睛孔径减小，即使在Vref+/-50mV时眼睛孔径仍在增加。
LPDDR3标准
JEDEC制定的LPDDR3标准，非具体器件的手册
