社区
无线
帖子详情
AD9361的时钟问题
pst _111
2021-01-14 11:13:25
AD9361的DATA_CLK是怎么产生的，与其CKL_OUT时钟有什么区别？
...全文
646
1
打赏
收藏
AD9361的时钟问题
AD9361的DATA_CLK是怎么产生的，与其CKL_OUT时钟有什么区别？
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
Idolulu
2021-01-15
打赏
举报
回复
DATA_CLK是由RX产生的，CLK_OUT是由内部PLLS产生。
AD9361
系列-参考
时钟
参考
时钟
输入源有两种方式：外部振荡器和外部参考
时钟
。当使用振荡器时，振荡器连接XTALN和XTALP两端，然后控制DCXO设置合适的参考
时钟
。当使用外部
时钟
直接将外部
时钟
连接到XTALN管脚(M12)，然后跳过DCXO，连接到...
AD9361
常见
问题
AD9361
接收增益的调整是由模拟增益和数字增益共同决定的，控制方式为：自动控制和手动控制，增益调整范围为90dB，数字增益最大为31...A：是一个
时钟
，
AD9361
整个系统用的都是同一个
时钟
，只是经过了不同的锁相环。 ...
AD9361
结构及功能解析
AD9361
是ADI推出的面向3G和4G基站应用的高性能、高集成度的射频解决方案。该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口。
AD9361
接收器LO工作频率范围为70 MHz至6.0 ...
AD9361
常用配置概述
AD9361
的状态控制有两种方式，分别为SPI接口控制和引脚控制，也可以通过SPI接口控制使能状态机跳转。在
AD9361
的正常工作过程中，包括多种不同状态，分别为：SLEEP（休眠状态）、WAIT（等待状态）、ALERT（警报状态）...
AD9361
调试相关
问题
、同步、数据
问题
如果AD的数据大部分都保持累加1的状态，但还是有小部分的突变，那么说明程序逻辑都没有
问题
，因为大部分都是累加的状态，那么就说明引脚约束分配出了
问题
，这些突变的原因就在于电平不稳定导致数据错误，需要修改...
无线
3,846
社区成员
5,006
社区内容
发帖
与我相关
我的任务
无线
硬件/嵌入开发 无线
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 无线
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章
发帖
与我相关
我的任务
分享
