FPGA浮点运算能力估算

[m0_55767529]

菜鸟一枚，求问各路大神怎样估算FPGA的浮点运算能力，例如Xlinx Spartan-6系列FPGA来进行并行的单精度浮点数，可以达到多少GFlops?

[老皮芽子]

Spartan-6 dsp 最大时钟 390MHz,一个 DSP48 能做1次乘法+1次加法。利用率x2 以 XC6SLX16 型号举例，该型号 FPGA 有 32 个 DSP 32 * 390 *2 /1000 = 24.96 GFlops 这个值是极限值，在一般的设计中很难达到x2的利用率。也难达到 390M的速率。

[m0_55767529]

引用 1 楼 qq_708907433的回复:

Spartan-6 dsp 最大时钟 390MHz,一个 DSP48 能做1次乘法+1次加法。利用率x2 以 XC6SLX16 型号举例，该型号 FPGA 有 32 个 DSP 32 * 390 *2 /1000 = 24.96 GFlops 这个值是极限值，在一般的设计中很难达到x2的利用率。也难达到 390M的速率。

嗦嘎，谢谢大佬

[Zha_zha_hui]

引用 1 楼 qq_708907433 的回复:

Spartan-6 dsp 最大时钟 390MHz,一个 DSP48 能做1次乘法+1次加法。利用率x2 以 XC6SLX16 型号举例，该型号 FPGA 有 32 个 DSP 32 * 390 *2 /1000 = 24.96 GFlops 这个值是极限值，在一般的设计中很难达到x2的利用率。也难达到 390M的速率。

大佬，我想知道你是在哪里找到这些数据的，萌新不知道该咋找

[老皮芽子]

https://www.xilinx.com/support/documentation/data_sheets/ds162.pdf https://www.xilinx.com/support/documentation/data_sheets/ds160.pdf 这些文档中有描述 DSP 最大时钟

[laobie1]

那个数据是最大时钟呀

[老皮芽子]

在文档里搜索下 390

[fhvjskdfhvljkb]

菜鸟续问：
当前 Xlinx 最高端的 FPGA 是哪种?估算这种 FPGA 芯片的浮点数性能。

[老皮芽子]

Xilinx Virtex UltraScale+ 应该算是高端的 FPGA，也是目前最贵的（个人意见）。 Xilinx 7 系列以上的 FPGA DSP 浮点运算有个新的词 GMAC GMAC/S： Giga Multiply Add Caculation per Second 每秒10亿次乘加运算, 用来描述DSP定点运算性能 GFLOP/S: Giga Floating-point Operations per Second 每秒10亿次浮点运算（可以是浮点加，乘，或乘加），用来描述DSP浮点运算性能 https://www.xilinx.com/support/documentation/data_sheets/ds890-ultrascale-overview.pdf 在这个文档里有关于 UltraScale 各系列FPGA GMAC 的能力

[qq_23966231]

请问大佬有没有这系列高端芯片的GFLOP数据呢，想估算浮点数运算性能