逻辑综合

m0_55472245 2021-03-12 02:50:00

有没有大神知道这句代码什么意思？谢谢change_selection [get_timing_paths -group CLK]

...全文

3148 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

xilinx ISE 14.5 使用教程，讲解很详细，ISE各个界面的都有详细说明！有需要的可以下载看看。

采用access数据库，有学号管理，图书管理，借阅管理。

原文博客：http://blog.csdn.net/appearbeauty/article/details/13766377

项目可以直接导入，一个基于Tomcat7、Java、Ext、WebSocket的聊天室，分数是3分，目的不是为了赚分，是为了大家能够评论，提出意见。

综合工具设置：为了进行逻辑综合，您需要使用一种综合工具，如Synopsys Design Compiler、Cadence Genus等。在逻辑综合过程中，将HDL代码转换为逻辑门、寄存器和电路连线等低级元素，以实现所需的功能。通过逻辑综合，设计工程师可以优化电路的性能、面积和功耗，以满足设计要求。综合过程：运行综合工具，并提供综合脚本作为输入。综合工具将读取Verilog代码，并进行语法分析、优化和转换，生成等效的门级电路描述。综合脚本编写：综合工具通常需要一个综合脚本，用于指导综合过程。

CPU和硬件区

1,024

社区成员

561

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章