如何解决xilinx 7 系列FPGA 只使用1个mig，使用多组约束的布线问题

qq_41123372 2021-03-22 11:43:16
配置并生成MIG后，同时也会生成相应的约束，不更换MIG io核的情况下，使用其他MIG生成的约束，在布线后会出现iodelay时钟布线不完全的情况，有没有解决办法
...全文
1327 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
k7 fpga 多个手册
该手册包含三十多个在xilinx官网上下载的手册，还有几个工程例子
xilinx DDR3控制mig IP的应用（一）_fpga_Xilinx_MIG_
重点描述了基于xilinx芯片的DDR3的相关应用
Vivado kintex7系列内存接口使用教程
Xilinx kintex7系列内存接口IP核使用指南，可以借助该工具连接DDR3内存。
xilinx DDR3控制mig IP的应用（二）_ddr3_fpga_MIG_
介绍了基于xilinx芯片的DDR3控制mig IP的应用
基于Xilinx FPGA的多通道DDR4读写控制模块（包含整个工程）
在Xilinx FPGA中通过AXI接口逻辑，实现4个独立的DDR4读写通道，通道数可由参数配置，完成对DDR4的控制，上传为完整工程，开发环境为Vivado2018.2，已经上板验证。
其他硬件开发

2,432

社区成员

4,281

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 其他硬件开发
社区管理员
  • 其他硬件开发社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章