基于FPGA的数字时钟设计也就是万年历；

朝暮 2021-03-29 10:51:46

需要实现的功能: 基于FPGA的数字时钟设计也就是万年历； 1:可实现年、月、日、时、分、秒的显示 2:具有调时功能 3:整点报时（到整点的时候蜂鸣器响） 4:区分闰年的功能 5:并且通过LCD1602液晶屏显示。 6:利用Verilog HDL语言进行编程，通过Quartus II 软件进行编译 7:最后下载到FPGA开发板上进行下载验证附加: 1:有程序流程图，可以看的懂代码。 2:最好介绍代码原理！ 3:调时的时候，需要调的部分闪烁 4: 1-2-3-4这几个功能的程序最好有相应的解释及介绍。其实就是第一个附加的。就比如说: 硬件部分：分模块（时钟源为50M有源晶振） LCD1602显示模块按键模块蜂鸣器模块 FPGA最小系统模块

...全文

159 回复打赏收藏转发到动态举报

写回复

用AI写文章

切换为时间正序

请发表友善的回复…

发表回复

基于FPGA设计的万年历数字时钟课程设计Quartus工程源码+设计报告文档资料,可以做为你的学习设计参考。系统总体设计 2.1.1 系统功能介绍本次万年历实现的功能有：（1）年月日、时分秒的走时、设置及其显示。（2）闹钟功能、闹钟设置及其闹钟设置显示。 2.1.2 系统硬件介绍本次万年历设计使用的硬件资源有：6个数码管、三个微动开关、两个拨码开关和两个LED灯。其中，6个数码管选择显示年月日、时分秒及其闹钟设置的时分秒。三个按键分别为翻页按键（选择数码管显示内容）、选择按键（选择需调整的内容）、加一按键（调整的内容加一），用于翻页和时间及其闹钟的设置。两个拨码开关分别为闹钟使能开关和复位开关，用于闹钟的打开及其关闭和将整个系统复位。两个LED灯分别为闹钟开关状态和闹钟标志（代替蜂鸣器）。 2.1.3 系统总体框图介绍整个系统采用自顶向下的设计方法，从系统的总体功能出发，将整个系统划分为多个模块，然后再将各个模块划分为多个功能部分，编程完成后将各个部分联系起来组成整个系统。 module calendar(system_clk,reset,key_turn,key_switch,key_add,switch_alarm,led,beep,hex0,hex1,hex2,hex3,hex4,hex5); input system_clk,reset,key_turn,key_switch,key_add,switch_alarm;//系统时钟、复位、三个按键和一个拨码开关 output led,beep; //LED灯和蜂鸣器 output [6:0] hex0; //输出：数码管0 output [6:0] hex1; //输出：数码管1 output [6:0] hex2; //输出：数码管2 output [6:0] hex3; //输出：数码管3 output [6:0] hex4; //输出：数码管4 output [6:0] hex5; //输出：数码管5 wire second_add,minute_add,hour_add,day_add,month_add,year_add,alarm_second_add,alarm_minute_add,alarm_hour_add; //专属增一信号 wire [1:0] flag_turn; //翻页状态信号 wire [1:0] flag_switch; //闪烁数码管选择信号 wire select_sign; //选择状态 wire [5:0] second; //秒 wire [5:0] minute; //分 wire [4:0] hour; //小时 wire [4:0] day; //日 wire [3:0] month; //月 wire [6:0] year; //年 wire [5:0] alarm_second; //闹钟秒 wire [5:0] alarm_minute; //闹钟分 wire [4:0] alarm_hour; //闹钟小时 //例化按键模块 key_drive_module use_key_drive_module( .system_clk (system_clk), .reset (reset), .key_turn (key_turn), .key_switch (key_switch), .key_add (key_add), .flag_switch (flag_switch), .flag_turn (flag_turn), .second_add (second_add), .minute_add (minute_add), .hour_add (hour_add), .day_add (day_add), .month_add (month_add), .year_add (year_add), .alarm_second_add (alarm_second_add), .alarm_minute_add (alarm_minute_add), .alarm_hour_add (alarm_hour_add), .select_sign (select_sign) ); //例化时钟模块 clock

本设计是在Quartus ii开发环境下采用VHDL语言实现的数字万年历课程设计（2018年到2037年这20年）。附带报告

fpga万年历设计，本文详细介绍万年历的设计过程，可以显示时间日期，还可以调整时间日期等功能。（1）显示准确的北京时间（年、月、日、时、分、秒，年号只显示最后两位）（2）随时可以调校时间即可以控制年、月、日、时、分的变化，可以跳到指定的时间。

基于FPGA的万年历实验 verilog quartus ii lcd1602 显示

基于FPGA的可显示数字时钟，设计思路为自底向上，包括三个子模块：时钟模块，进制转换模块，led显示模块。所用到的FPGA晶振频率为50Mhz，首先利用它得到1hz的时钟然后然后得到时钟模块，把时钟模块输出的时、分、秒输入到进制转换模块后得到十进制的值再输入到led显示模块，该工程已经在FPGA开发板上亲测可用。

EdgeX中文社区

23,636

社区成员

525

社区内容

发帖

与我相关

我的任务

人工智能edge边缘计算企业社区上海·浦东新区

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

EdgeX Foundry 微信官方公众号（EdgeXFoundryCN）【优质内容，全站网罗】持续聚集沉淀来自社区的 EdgeX Foundry 专业内容和资源，点击首页右侧“关注社区”，参与到社区里来吧！【进阶学习，技术交流】欢迎在社区的“问答”频道发帖提问，优质回答者将有机会登上社区光荣榜，获得 CSDN 积分，EdgeX 社区头衔等奖励！【投稿贡献，成为大牛】我们诚挚邀请你成为社区贡献者，发布优质的自产内容或翻译内容，优质投稿者将有机会登上社区光荣榜，获得 CSDN 积分，EdgeX 社区头衔等奖励！

试试用AI创作助手写篇文章吧

+ 用AI写文章