VerilogHDL：用三个2：4译码器instance和一组三输入与门组成一个6:64译码器

qq_38595227 2021-04-04 03:57:59



以上是代码和测试文件代码，老师要求用三个2:4译码器的实例和一组三输入AND门组成一个6:64译码器。才刚入门想了好几天都不会，求大神指导
...全文
151 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
verilog实现通过拨码开关控制数码管显示，模仿3-8译码器
用verilog模拟3-8译码器实现拨码开关控制控制数码管显示
Verilog HDL与数字电路设计
Verilog HDL与数字电路设计，内容详细
Verilog设计3-8译码器、8位全加器、四分之一分频器.zip
集成电路作业，Verilog设计3-8译码器、8位全加器、四分之一分频器（时钟周期clk=50ns），内含相对应的测试代码。
数字系统设计与Verilog HDL(第4版)[王金明]
数字系统设计 Verilog HDL 第4版 王金明
Verilog HDL入门教程和基本电路设计指导1
Verilog HDL入门教程.PDF Verilog HDL基本电路设计指导.PDF
硬件设计

6,164

社区成员

11,288

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章