怎样把四个八位超前进位加法器连接成32位超前进位加法器

m0_55767529 2021-04-08 08:40:59
用verilog语言
...全文
484 1 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
1 条回复
切换为时间正序
请发表友善的回复…
发表回复
seedundersnow 2021-04-27
  • 打赏
  • 举报
回复
超前进位加法器关键就是占用资源很多的进位电路,用4个8位级联反而浪费。

6,163

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧