关于zynq 7010SD卡启动的问题，涉及UDP通信，求大神

邓飞rolster 2021-04-20 07:55:00

各位大佬，我有个问题请教下，就是我使用lwip协议栈的udp协议完成了ddr到pc的一个数据通路，通过jtag方式debug和在线run都是可以使用的，但是生成了boot. bin从sd卡启动的话，分配的pbuf err会返回err_val也就是-6，在查找LWIP的err集之后发现意思是数据错误，但是明明在debug和run的时候是完全没有问题的。板卡使用的是redpitaya火龙果

...全文

3743 8 打赏收藏转发到动态举报

写回复

8 条回复

切换为时间正序

请发表友善的回复…

发表回复

worldy 2021-04-22

打赏
举报

回复

先检查一下TPCB各个成员的值，是否不正确。最大可能的数据错误应该是TPCB的成员数据值出错

worldy 2021-04-21

打赏
举报

回复

原理上说，udp不保证数据正确送达，而TCP会保证数据传输正确

邓飞rolster 2021-04-21

打赏
举报

回复

引用 6 楼 worldy 的回复:

你都运行到ERR处理里面了，说明在UDP_Send没有成功，没有数据被传送，检查错误代码，确定错误原因

我知道，老哥，但是就是不使用SD卡烧写，只使用jtag烧写时，是不会报错并且接收到正确数据的，但是固化进SD卡之后运行就会出现这种原因并且返回这样的err，所以这件事让我很困惑，老哥能帮我分析分析吗

worldy 2021-04-21

打赏
举报

回复

你都运行到ERR处理里面了，说明在UDP_Send没有成功，没有数据被传送，检查错误代码，确定错误原因

邓飞rolster 2021-04-21

打赏
举报

回复

引用 2 楼 worldy 的回复:

原理上说，udp不保证数据正确送达，而TCP会保证数据传输正确

老哥我在下面上传了图片，麻烦帮我看看，谢谢了

邓飞rolster 2021-04-21

打赏
举报

回复

邓飞rolster 2021-04-21

打赏
举报

回复

引用 2 楼 worldy 的回复:

原理上说，udp不保证数据正确送达，而TCP会保证数据传输正确

老哥，这个我是知道的，但是我在正常用jtag烧写时候不管是run还是debug模式是完全接受得到数据的，但是使用SD卡烧写就会出现这种问题。

邓飞rolster 2021-04-20

打赏
举报

回复

但是当我使用TCP协议传数据时候不会出现这个问题，所以现在很迷茫，也不知道是什么导致了这个问题

本文介绍基于ZYNQ 7010 SoC与PYNQ框架的实时视频边缘检测系统设计，涵盖OV5640摄像头DVP接口采集、PL端Prewitt算子硬件加速实现、VDMA视频流DMA传输、AXI总线软硬协同控制，以及Python驱动开发与Jupyter交互调试。重点解决图像采集时序同步、硬件IP集成、Overlay加载、内存映射与实时显示等关键技术问题，适用于嵌入式FPGA视觉加速实践。

本文深入解析国产LDSDR开发板的核心硬件优势，重点围绕其FPGA侧38PIN扩展IO接口和千兆以太网接口展开实战应用。涵盖双通道MIMO收发、PL侧GPIO/PWM控制毫米波雷达、基于RDMA的FPGA加速、PTP纳秒同步组网、边缘计算数据闭环（含LZ4压缩与GPS打标）等关键技术，并强调信号完整性、散热与电源管理等硬件设计要点。

面对产业链要素割裂，如何促进企业、技术、人才、资本等创新要素高效协同与对接？

源码链接： https://pan.quark.cn/s/4059260b3dc9 在电子设计自动化（EDA）范畴内，Verilog作为一项关键的硬件描述语言（HDL），被普遍应用于构建数字系统的模型，其应用范围涵盖从基础的逻辑门构造到高级的系统级设计，例如本案例所探讨的电梯系统。运用Verilog进行的电梯系统构建是一个典型的综合实践任务，它融合了数字逻辑、嵌入式系统以及计算机工程等多个核心知识领域。我们必须明确电梯系统的功能要求。电梯需依据乘客的楼层指令，智能地选择其运行路径、选择停靠的楼层以及安排门的开启流程。这一过程涉及到状态机的设计，这是Verilog编程中的一个核心概念。状态机能够将电梯的操作流程划分为多个独立的状态，例如待机、上行、下行、开门、关门等，通过状态间的转换条件来执行各类操作。 Verilog程序通常由多个模块构成，每个模块对应电路的一部分。在此项目中，可能包含以下模块：主控制单元模块、楼层识别模块、按键输入单元模块、电机驱动模块等。各模块均具备特定的功能，例如主控制单元负责统筹各部分的工作，而电机驱动模块则依据指令操控电梯的升降动作。在构建电梯系统时，还需关注实时性和同步性。例如，电梯不允许在两个楼层同时开启门，这需要在Verilog程序中运用适当的同步手段，例如边沿触发的时钟信号，以确保数据传输的精确性与统一性。接下来是仿真环节和验证步骤。借助ModelSim或Vivado这类软件工具，我们可以对Verilog程序进行仿真，模拟电梯的操作情形，考察其在不同情境下的表现是否符合设计预期。此步骤极为关键，有助于识别并修正设计中的缺陷。倘若设计满足所有条件，可将Verilog程序编译并上传至FPGA（现场可编程门阵列）进行硬件层...

A股分钟数据涵盖个股、ETF、可转债及主要指数。每条记录包含分钟时间戳、开盘价、最高价、最低价、收盘价、成交量与成交额。指数分钟数据字段相同，无成交额时该项为零。可转债数据额外包含转股溢价率与纯债价值等静态字段，分钟线内不逐笔更新。ETF分钟数据包含前收盘价与净值折溢价率。所有品种均以复权方式提供，保证价格连续性。数据源：CMES金融数据库

其他硬件开发

2,432

社区成员

4,281

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章