社区
硬件设计
帖子详情
FPGA，差分芯片，时钟
weixin_44920245
2021-04-23 03:55:31
在背板上从FPGA输出时钟，经过差分时钟芯片，这个芯片的输入端可以采到时钟信号，输出端无法采集，请问各位大佬有没有遇到这个问题了?
...全文
139
回复
打赏
收藏
FPGA，差分芯片，时钟
在背板上从FPGA输出时钟，经过差分时钟芯片，这个芯片的输入端可以采到时钟信号，输出端无法采集，请问各位大佬有没有遇到这个问题了?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
基于
FPGA
的高频
时钟
的分频和分配设计
该电路利用
FPGA
芯片
来实现对高频
时钟
的分频与分配，并用LVDS传输标准对生成的多路
时钟
信号进行传输，从而最大程度地减少了输出各路
时钟
之间的延时偏差，同时利用低压
差分
信号的传输特性增强了信号的抗干扰能力。...
时钟
资源的使用和配置1
2. IBUFGDS是IBUFG的
差分
形式，当信号从一对
差分
全局
时钟
管脚输入时，必须使用IBUFGDS作为全局
时钟
输入缓冲 3. BUFG是全局缓冲，它的输入是
FPGA
硬件设计实战
课程以实际项目为背景，详细介绍XILINX 7系列
FPGA
硬件设计，项目案例板卡标准PCIE卡，
FPGA
采用Xilinx的XC7A100T-2FGG676I系列
FPGA
，整板硬件包括
FPGA
电路， DDR3电路，外围接口电路，加上
时钟
和控制逻辑等辅助电路，...
基于
FPGA
的超高速CameraLink图像传输
文使用低压
差分
对代替大量并行数据线 ，最高可支持 １５４ MHz 像素
时钟
，单个 CameraLink 接口的传输速率可达 ４ ．３１ Gbit／s ，突破了串并转换
芯片
传输速率的瓶颈 ，
FPGA
直接输出的 CameraLink 数据可以驱动 ...
Spartan 系列
FPGA
用户指南中文版
支持多种信号标准，包括若干高性能
差分
标准。包括双倍数据速率 (DDR) 寄存器。 • Block RAM 提供 18Kb 双端口模块形式的数据存储。 • 乘法器模块接受两个 18 位二进制数字作为输入，并且计算乘积。Spartan-3A DSP...
硬件设计
6,125
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章
发帖
与我相关
我的任务
分享
