我用odbc用select aa as 测试 from testable,用了中文的别名，但会出错！为什么？

deadrock 2001-12-21 11:43:43

...全文

81 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

mmzxg 2001-12-21

打赏
举报

回复

恩，我在SQL里使用没事呀

mmzxg 2001-12-21

打赏
举报

回复

使用'测试'试下，具体没试过

Digital Systems Testing and Testable Design Miron Abramovici 数字系统测试和可测性设计图书简介： Digital Systems Testing and Testable Design一书，是全美大学生和研究生优秀教材，比较系统地介绍了结构测试的理论和方法、可测性设计理论和度量方法、测试数据的处理及简化的理论和方法以及智能芯片(处理器、数字信号处理器和自动机等)测试理论和方法等。该书共有15章，分为3部分。前8章为第一部分，主要介绍数字系统、数字微系统芯片缺陷的来源、逻辑描述的方法——故障的建模、故障模拟、测试单固定故障、测试桥接故障、智能数字系统的功能测试及其范围等；第9章～第14章是第二部分，主要介绍数字系统的可测性设计理论和方法、建内自测试BIST测试数据压缩方法等现代测试理论和方法；第15章足第三部分，主要讨论系统测试的方法。该书概念清晰层次分明、定义和证明准确、算法推导和阐述简练。每章附有大量练习题可帮助读者对于概念的消化吸收。可惜的这只是该书的前半部分

这是一本关于数字电路的测试以及可测性的书，其中测试部分用设计语言描述出来。这本书展示了如何采用一些已建立的RTL级设计来测试数字电路。本书主要采用Verilog HDL模型建立测试，具有较好的实践性。 This is a book on test and testability of digital circuits in which test is spoken in the language of design. In this book, the concepts of testing and testability are treated together with digital design practices and methodologies. We show how testing digital circuits designing testable circuits can take advantage of some of the well-established RT-level design and verification methodologies and tools. The book uses Verilog models and testbenches for implementing and explaining fault simulation and test generation algorithms. In the testability part, it describes various scan and BIST methods in Verilog and uses Verilog testbenches as virtual testers to examine and evaluate these testability methods. In designing testable circuits, we use Verilog testbenches to evaluate, and thus improve testability of a design.

DFT必备经典教材，中文译本有很多错误的地方。看原版能最大提高效率

This is a book on test and testability of digital circuits in which test is spoken in the language of design.

11,847

社区成员

33,668

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章