社区
Web 开发
帖子详情
有没有最简单的计数器啊,希望大侠给个
kuflash8
2003-10-17 11:19:07
有没有最简单的计数器啊,希望大侠给个
...全文
30
3
打赏
收藏
有没有最简单的计数器啊,希望大侠给个
有没有最简单的计数器啊,希望大侠给个
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
storejyjs
2003-11-25
打赏
举报
回复
<html>
<body>
<%@ page import="java.io.*"%>
<%
BufferedReader file;
String countFile="c:\\count.txt";
String readStr=null;
int writeStr=1;
try
{
file=new BufferedReader(new FileReader(countFile));
readStr=file.readLine();
}catch(IOException e)
{
System.out.println("read data error");
}
if(readStr==null) readStr="no data";
else
{
writeStr=Integer.parseInt(readStr)+1;
}
try{
PrintWriter pw;
pw=new PrintWriter(new FileOutputStream(countFile));
pw.println(writeStr);
pw.close();
} catch(IOException e)
{
System.out.println(e.getMessage());
}
%>
<h1> you are the </h1>
<h3> <%=readStr%></h3>
<h1> vistor to the page</h1>
</body>
</html>
huguangwu
2003-10-17
打赏
举报
回复
结合数据库或者写文件的方式,自己写一个啊
jackal81
2003-10-17
打赏
举报
回复
www.java-cn.com
自己下一个
FPGA 高级设计:时序分析和收敛
FPGA 高级设计:时序分析和收敛 今天给
大侠
带来FPGA 高级设计:时序分析和收敛,话不多说,上货。 这里超链接一篇之前的STA的文章,仅供各位
大侠
参考。 FPGA技术江湖:FPGA STA(静态时序分析) 什么是静态时序分析?静态时序分析就是Static Timing Analysis,简称 STA。它可以
简单
的定义为:设计者提出一些特定的时序要求(或者说是添加特定的时序约束),套用特定的时序模型,针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。 下面举一个最
简单
如何解出:最大连续 1 的个数
力扣刷题:最大连续 1 的个数 题目描述 给定一个二进制数组, 计算其中最大连续 1 的个数。 示例: 输入:[1,1,0,1,1,1] 输出:3 解释:开头的两位和最后的三位都是连续 1 ,所以最大连续 1 的个数是 3. 提示: 输入的数组只包含 0 和 1 。 输入数组的长度是正整数,且不超过 10,000。 解题思路 1、定义一个二进制数组 2、定义一个集合存储
计数器
3、定义一个
计数器
count,定义一个i循环遍历二进制数组,定义索引k,当数组不连续重复时把索引i赋给j,数组即从索引j便利此时计数
FPGA 之 SOPC 系列(三)Nios II 体系结构
今天给
大侠
带来今天带来FPGA 之 SOPC 系列第三篇,Nios II 体系结构,
希望
对各位
大侠
的学习有参考价值,话不多说,上货。 本篇的目的是让
大侠
建立一个Nios II处理器的概念,了解一些Nios II处理器的工作细节,这对开发出高效率、相对完善的程序是非常有好处的。 体系结构(Architecture)主要用来描述面向程序员的CPU抽象,而不是其具体实现。本篇先介绍Nios II处理器构架,接着介绍NiosII的寄存器文件(Register File),然后介绍NiosII的异常处理,最后介绍
FPGA学习altera系列: 第十一篇 流水灯设计
今天给
大侠
带来“FPGA学习系列 altera"系列,持续更新。此学习心得是本人之前所写,所用设计软件为Quartus II 13.1,现Quartus II 新版本已更新到19+,以下仅供初学者学习参考。后续会更新其他系列,敬请关注。话不多说,上货。 流水灯设计 对于每一个的小实验,我们都可以把它看作是一个小项目,逐步的去分析,设计,调试,最后完成功能。下面我们就开始我们的“小项目”。 ...
基于 FPGA Vivado 的数字钟设计(附源工程)
今天给
大侠
带来基于 FPGA Vivado 的数字钟设计,开发板实现使用的是Digilent basys 3,如有想要入手basys3开发板的,可以联系牛总:18511371833。话不多说,上货。 “FPGA产品设计与研发 ” 零基础入门及就业 本篇掌握基于diagram的Vivado工程设计流程,学会使用IP集成器,添加 IP 目录并调用其中的IP。本篇实现了一个
简单
的数字钟,能实现计时的功能。由于数码管只有4位,因此本数字钟只能计分和秒。本系统的逻辑部分主要由74系列的IP构成...
Web 开发
81,092
社区成员
341,717
社区内容
发帖
与我相关
我的任务
Web 开发
Java Web 开发
复制链接
扫一扫
分享
社区描述
Java Web 开发
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章