resin????

moudgeen 2004-02-25 10:34:17

请问resin(APPLICATION SERVER)是什么东东？？？？有什么用？？？

...全文

70 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

如何搭建SoC项目的基本Testbench 去发现同类优质开源项目:https://gitcode.com/ 概述在系统级芯片（SoC）设计的复杂世界中，建立一个高效且全面的测试环境是确保设计质量和可靠性的关键步骤。本资源文件旨在为初涉SoC设计与验证领域的工程师提供一份指导，详细介绍了如何构建SoC项目的最基本Testbench（测试平台），帮助读者理解和掌握SoC验证的基础知识和实践技巧。 ...

构建高效SoC测试平台：从入门到精通去发现同类优质开源项目:https://gitcode.com/ 项目介绍在系统级芯片（SoC）设计领域，验证是确保芯片功能正确性和可靠性的关键环节。一个高效且全面的测试平台（Testbench）是实现这一目标的核心工具。本项目旨在为初涉SoC设计与验证的工程师提供一份详尽的指南，帮助他们理解和掌握如何搭建SoC项目的基本Testbench。无论你是学术研究...

UVM验证方法学教程：深入掌握Testbench构建的核心技能去发现同类优质开源项目:https://gitcode.com/ 在当今芯片设计领域，验证是确保产品质量的关键环节。而UVM（Universal Verification Methodology）作为一种先进的验证方法学，已经成为设计验证工程师不可或缺的工具。下面，我将为您详细介绍一个开源项目——UVM验证方法学教程，帮助您掌握这一核...

搭建SoC项目的Testbench写这个文档的目的是让大家对搭建SoC项目的Testbench有一个比较清晰的认识，可以根据这个文档来一步一步的搭建起一个SoC项目的基本的testbench。本文档重点是指导大家搭建基本环境，以及能解决搭建Testbench过程中容易遗漏的问题或者容易遇到的“地雷”。我搭的SoC项目的testbench会有一些相对特殊的点：1）要有嵌入式的软件。这里包括两部分，

SOC课程——④——Verilog程序（Testbench的编写）1 编写testbench testbench的作用：提供输入激励 1 编写testbench 编写的流程时钟信号的固定写法 initial begin clk = 0; forever #(CYCLE/2) clk=~clk; end 复位信号的固定写法 //产生复位信号 initial begin rst_n = 1; #2 rst_n = 0; #(CYCLE*RST_TIM

23,404

社区成员

70,512

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章