用栈后续遍历二叉树的非递归算法!这有算法,哪位大虾抽点时间帮我用c++实现!感激不尽!

striker1982 2004-05-08 11:07:24
typedef struct {
BTNode* ptr;
enum {0,1,2} mark;
0 } PMType; //有mark域的结点指针类型
void PostOrder_Stack(BiTree T)//用栈后续遍历二叉树的非递归算法,
{
PMType a;
InitStack(S); //S的元素为PMType类型
Push (S,{T,0}); //根结点入栈
while(!StackEmpty(S))
{
Pop(S,a);
switch(a.mark)
{
case 0:
Push(S,{a.ptr,1}); //修改mark域
if(a.ptr->lchild) Push(S,{a.ptr->lchild,0}); //访问左子树
break;
case 1:
Push(S,{a.ptr,2}); //修改mark域
if(a.ptr->rchild) Push(S,{a.ptr->rchild,0}); //访问右子树
break;
case 2:
visit(a.ptr); //访问结点,返回
}
}//while
}//PostOrder_Stack
分析:为了区分两次过栈的不同处理方式,在堆栈中增加一个mark域,mark=0表示刚刚访问此结点,mark=1表示左子树处理结束返回,mark=2表示右子树处理结束返回.每次根据栈顶元素的mark域值决定做何种动作.
...全文
225 7 打赏 收藏 转发到动态 举报
写回复
用AI写文章
7 条回复
切换为时间正序
请发表友善的回复…
发表回复
codeyangjun 2004-06-14
  • 打赏
  • 举报
回复
楼主可看清华殷人昆的数据结构教材!我们上课用的是这本,上面有详细的讲解
WYlslrt 2004-06-14
  • 打赏
  • 举报
回复
既然上面说过了,我就不说了。
fannytong 2004-06-14
  • 打赏
  • 举报
回复
小弟写得看看可以吗?


//后序非递归遍历
bool PostOrderTraverse(Bitree T)
{
Tree p;
stack<Tree> s;
p.bitree=T;

while(p.bitree||!s.empty())
{
if(p.bitree)
{
p.tag=0; //给标记tag赋初值0
s.push(p);
p.bitree=p.bitree->lchild;
}
else
{
p=s.top();
s.pop();
if(p.tag==0) //改变tag的值并压回栈中
{
p.tag=1;
s.push(p);
p.bitree=p.bitree->rchild;
}
else
{
cout<<p.bitree->data;
p.bitree=NULL;
}
}
}
return true;
}
whalefish2001 2004-05-09
  • 打赏
  • 举报
回复
对呀,这样就可以了啊

在C++的编译器下也能运行啊。
并且速度还很快。
stephen85 2004-05-08
  • 打赏
  • 举报
回复
这样就可以了
haoahoxueJAVA 2004-05-08
  • 打赏
  • 举报
回复
关注中!

我也想要呀!
wlpwind 2004-05-08
  • 打赏
  • 举报
回复
这个也可以看作c++
源码链接: https://pan.quark.cn/s/e6579fe382aa 在数字电路设计范畴内,FPGA(Field-Programmable Gate Array,即现场可编程门阵列)作为一种普遍应用的半导体器件,凭借其高度可编程与灵活的特性而备受关注。借助Verilog这类硬件描述语言,工程师能够编写代码来调控FPGA的功能表现。本指南将阐述如何运用Verilog语言编写一个数码管循环显示方案,该方案将在DE2核心FPGA开发平台上完成特定字符的循环展示。 项目的构建意图是在数码管上循环展示“HEUAC407”这八个英文字符及数字。为了达成这一意图,项目被划分为两个主要构成部分:时钟分频模块与七段数码管驱动模块。 时钟分频模块(简称div模块)的功能是将开发板上供应的高速时钟信号(CLOCK_50,其频率为50MHz)进行分频处理至1Hz。这是必需的,因为高速时钟信号对于数码管显示而言速率过高,无法直接应用。分频的操作是通过一个26位的计数器来完成的,每累计到50,000,000次,输出时钟信号o_clk便切换一次状态,从而达成每秒钟切换一次的缓慢时钟速率。此外,该模块还设置了复位机制,使用户可以通过按键(KEY)信号将计数器归零。 另一个关键模块是七段数码管驱动模块(seg7_h0-7模块)。此模块的任务是将输入的四位二进制数cnt变换为七段数码管的显示信号。在Verilog语言中,Case语句得到了充分的运用,不同的cnt值对应不同的显示信号,由此能够在数码管上展示不同的字符。比如,当cnt等于0时,数码管显示字符“H”,cnt等于1时显示“E”,依此类推,直至“7”。 系统的核心是主模块(hello模块),它整合了之前提及的所有子模块,并...

33,025

社区成员

发帖
与我相关
我的任务
社区描述
数据结构与算法相关内容讨论专区
社区管理员
  • 数据结构与算法社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧