采用高速FIFO和双CPU的光纤陀螺捷联系统.pdf下载

weixin_39821051 2021-09-25 10:09:50

采用高速FIFO和双CPU的光纤陀螺捷联系统.pdf , 相关下载链接：https://download.csdn.net/download/jiebing2020/24457073?utm_source=bbsseo

...全文

12 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

采用高速FIFO和双CPU的光纤陀螺捷联系统.pdf

前言： FIFO是数据采集系统中必不可少的环节，AD采回来的数据要送至ARM/DSP处理，或将采回来的数据写到本地，都需要解决读写速度匹配问题，解决这类问题，首选FIFO。在我们的设计当中，使用的是ADI公司的AD7989，18bit，100KSPS，采用三线SPI数据传输模式。采用两级FIFO，第一级FIFO用于缓存AD采样点数据，第二级FIFO用于DMA 数据传输。一. F

AIX-stream FIFO 实现CUP与FPGA数据流交互基于地址形式的交互与基于流形式的交互AXI-stream FIFO数据读写测试AXI-stream总线读写协议AXI-FIFO与CPU数据交互PS发送数据，PL读取实验基于地址形式的交互与基于流形式的交互上周许老师说，内容我看不太懂，但是你要认真写，不然别人看不明白还不如不写。看了下前面的确实很笼统，接下来按照许老师说的，认真写。 ...

一：fifo是什么 FIFO的完整英文拼写为FirstIn First Out，即先进先出。FPGA或者ASIC中使用到的FIFO一般指的是对数据的存储具有先进先出特性的一个存储器，常被用于数据的缓存或者高速异步数据的交互。二：FIFO有几种结构 FIFO从大的情况来分，有两类结构：单时钟FIFO（SCFIFO）和双时钟FIFO(DCFIFO)，其中双时钟FIFO又可以分为普通双时钟（DCFIFO）和混合宽度双时钟FIFO (DCFIFO_MIXED_...

目录 1. 异步FIFO最小深度计算 1.1异步FIFO最小深度计算原理 1.2 异步FIFO最小深度常用计算公式 1. 2.1假如读写FIFO是同时进行的 1.2.2 读写FIFO不是同时进行的情况 2. 异步FIFO最小深度计算实例 2.1 用于SDRAM中的读写FIFO 2.2异步时钟数据接口 3.FIFO实例 1. 异步FIFO最小深度计算计算FIF...

下载资源悬赏专区

13,655

社区成员

12,654,264

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章