采用高速FIFO和双CPU的光纤陀螺捷联系统.pdf下载

weixin_39821051 2021-09-25 10:09:50
采用高速FIFO和双CPU的光纤陀螺捷联系统.pdf , 相关下载链接：https://download.csdn.net/download/jiebing2020/24457073?utm_source=bbsseo
...全文
44 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
FIFO的工作原理及其设计
本文介绍了FIFO的工作原理、设计及深度计算。FIFO是先进先出的双口缓冲器，有同步和异步之分，可用于跨时钟域多bit数据传输和解决读写位宽不一致问题。文中阐述了空满标志和判断机制，给出代码设计示例，还介绍了深度计算方法及异步FIFO中格雷码的约束。
什么是FIFO？
本文介绍了FIFO，它是先进先出的数据缓存器，使用简单但只能顺序读写。其功能包括缓存数据流、减轻CPU负担、支持DMA操作提高传输速度。FIFO分为同步和异步两类，分别用于同步时钟数据缓存和跨时钟域数据传递。还介绍了FIFO的宽度、深度、空标志、满标志、读时钟和写时钟等重要参数。
AIX-stream FIFO 实现CPU与FPGA数据流交互
本文详细解析了AXI-stream FIFO如何实现CPU与FPGA间的数据流交互，对比了基于地址与基于流形式的交互特点。深入探讨了AXI-stream总线的读写协议，包括关键握手信号tvalid与tready的作用，以及tlast和tkeep信号的意义。并通过具体实验，展示了AXI-FIFO与CPU数据交互的过程，涉及DMA控制器的配置与控制。
FIFO存储器和结构模型
FIFO是FirstInFirstOut的缩写，是一种先进先出的存储器，常用于数据的缓存和高速异步数据交互。FIFO分为单时钟和双时钟两种结构，双时钟FIFO又包括宽度相同的和混合宽度的类型。FIFO在系统中起到缓冲作用，防止数据丢失，减少总线操作，以及支持DMA操作，提高数据传输速度。文章介绍了FIFO的读写时钟、控制、满空信号及检测方法。
fpga利用FIFO存储高速ADC数据
介绍了一个基于FPGA和STM32的波形显示系统设计方案，系统利用高速ADC采集信号，并通过FPGA的FIFO缓存数据，STM32负责从FIFO读取数据并在液晶屏上显示波形。
下载资源悬赏专区

13,654

社区成员

12,571,118

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章