FPGA/verilog 学习笔记（4）—— 模块设计和示例

文章目录一、模块和设计风格1. 模块2. 描述设计的四种风格（1）数据流风格（2）行为风格（3）结构风格描述（4）混合设计风格的描述二、各种模块的示例和testbench（1）一位加法器（2）16位计数器（3）3-8译码器（4）可复位寄存器（5）（带参数）二选一多选器（6）四选一多选器（7）寄存器堆示例（计算机组成原理）（8）ALU示例1（计算机组成原理）（9）ALU示例2（计算机组成原理）一、模块和设计风格1. 模块verilog中的基本描述单位是模块模块的描述包括以下两个部分某个设计的功能