寄存器的只写属性设计的意义是什么?为什么要设计一个寄存器之只能写不能读?
| R: | Read only. |
| W: | One time programmable and not readable. |
| R/W: | One time programmable and readable. |
| W/E: | Multiple writable with value kept after power failure, H/W reset assertion and any CMD0 reset and not readable. |
| R/W/E: | Multiple writable with value kept after power failure, H/W reset assertion and any CMD0 reset and readable. |
| R/W/C_P: | Writable after value cleared by power failure and HW/rest assertion (the value not cleared by CMD0 reset) and readable. |
| R/W/E_P: | Multiple writable with value reset after power failure, H/W reset assertion and any CMD0 reset and readable. |
| W/E_P: | Multiple writable with value reset after power failure, H/W reset assertion and any CMD0 reset and not readable. |
最近在读协议的时候看到寄存器的属性表,关于只能写不能读的部分十分不解,有大神能讲讲为什么会有这样的设计吗
...全文
相关推荐
labview modbus协议读寄存器
labview通过串口读寄存器程序,自动CRC校验。
通过stm32来实现modbus协议,作为主站实现的,实现对寄存器的单读单写多读多写
通过stm32来实现modbus协议,作为主站实现的,实现对寄存器的单读单写多读多写,想通过stm32来实现modbus协议的同学可以下载了,相互学习一下.zip
设计一个通用寄存器组,16位的寄存器。(含报告)
设计一个通用寄存器组,满足以下要求: ①通用寄存器组中有4个16位的寄存器。 ②当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 ③通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 ④通用寄存器组中有两个读出端口,由控制信IDC控制,分别对应算术逻辑单元的A口和B口。IDC=0选择目的操作数;IDC=1选择源操作数。 ⑤设计要求层次设计。底层的设计实体有3个:通用寄存器组数据输入模块包括4个16位寄存器,具有复位功能和允许写功能;一个4选1多路开关,负责选择寄存器的读出。一个2路数据分配器实现数据双端口输出,顶层设计构成一个完整的通用寄存器组。
怎样解决pic单片机读修改写问题
关于这类似的问题你可以自己先做块板子动手试下,相信应该也不是很难用IO口模拟I2C通信,实现方式是端口外接上拉电阻。
EtherCAT增加PDO读写寄存器
EtherCAT增加PDO读写寄存器


非技术类
