求大神!!! 三维器件仿真在 electrode name=substrate bottom 时栅源漏连接在了一起？

[姚永康]

 

 

 

我的栅源漏明明没有在一起，为什么这里求解的时候就连在一起了呢？

仅仅给漏极加了一个0.01 V为什么其他几个电极都是0.01 V?

这是一个3D环绕栅结构，紫色区域为电极，中间紫色区域为电极，三面环绕，天蓝色区域为SiN钝化层，后面比较厚的红色区域为AlGaN背势垒层。

值得注意的是，我的栅源漏极和背势垒层AlGaN相接触，但是电极之间没有相互接触。

除了电极之外也没有在材料区域定义其他的金属。我定义衬底金属是用该语法electrode name=substrate bottom并在定义背势垒材料和位置时，

定义背势垒为衬底，如以下代码“region number=1 material=AlGaN  x.comp=$back_barrier_xcomp x.min=0 x.max=$back_barrier_length y.min=0 y.max=$back_barrier_width  z.min=-$back_barrier_thickness z.max=0 substrate”。