PC机通过UART串口FPGA采集AD9226 数据Verilog源码quartus11.0工程文件.rar下载

[weixin_39820835]

PC机通过UART串口AD采集AD9226 数据Verilog源码quartus11.0工程文件，可做为你的学习设计参考。 工作流程：（1）AD采集卡采集到12位的数据 （2）FPGA中，FIFO缓存采集到的数据，采用异步FIFO、深度4096；FIFO存满之后通过串口发送，发送完之后FIFO重新读入数据。 （3）通过串口将采集数据发送给上位机，串口工作方式8位数据、1位终止位、无校验位。这里将数据进行了格式转换，将补码转成原码、并截取其高8位。 module AD9226( CLOCK, RESET, AD1_DB, AD1_CLK, AD1_OTR, AD2_CLK, AD2_DB, AD2_OTR, TXD, BUZZER //,txdata /* ,rd_clk, rdempty,rdfull,rdreq, wrfull,wrempty,wrreq, txdata ,tx_en */ ); input CLO , 相关下载链接：https://download.csdn.net/download/SKCQTGZX/83044395?utm_source=bbsseo