社区
龙芯技术社区
主页
帖子详情
cai_ji_cpp
2022-03-19 22:54:21
EA工具可以通过时序图生成verilog代码，有大佬知道具体怎么做吗
...全文
321
回复
打赏
收藏
EA工具可以通过时序图生成verilog代码，有大佬知道具体怎么做吗
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
能力不足之 根据
时序图
转化为
Verilog
代码
不能够把
时序图
看的非常透彻，然后把
时序图
写成
Verilog
代码
，有时候甚至搞不清楚信号之间的时序关系。 转载于:https://www.cnblogs.com/chip/p/3964950.html
Verilog
小练习- 看时序写
代码
（11--12）
整理一些简单的根据
时序图
编写
Verilog
代码
的实例，帮助新手学习，老手巩固。每次更新两题，根据难度会挑选一些进行讲解。 题目11 题目11答案 类似前面10的设计，可以参考提供的三个版本 这里只贴出状态机版本： ...
Verilog
小练习- 看时序写
代码
（03--04）
整理一些简单的根据
时序图
编写
Verilog
代码
的实例，帮助新手学习，老手巩固。每次更新两题，根据难度会挑选一些进行讲解。 本次两个题目相似，注意计时器的计数停止位数即可 题目 03 题目 03答案 always @(posedge ...
Matlab/Simulink模型自动
生成
Verilog
代码
出现的异常现象
想偷懒用Simulink仿真成功的模型直接
生成
Verilog
代码
，但在这世界上偷懒似乎是没有好结果的。
生成
的
Verilog
代码
繁多不说，结果也是匪夷所思。后来，我干脆简化到极致：把1*8用Simulink的乘法模块product来实现再...
【在线仿真】使用HDLBits进行FPGA
代码
在线综合仿真以及
时序图
生成
本文讲述使用Hdlbits进行FPGA
代码
在线综合仿真以及
时序图
生成
，用于验证自己的设计。
龙芯技术社区
313
社区成员
156
社区内容
发帖
与我相关
我的任务
龙芯技术社区
龙芯技术社区为在龙芯技术路线下工作的技术人员，提供技术交流、方案分享、论坛、人才服务的公共平台，共同打造一个开放的龙芯生态。（建设中）
复制链接
扫一扫
分享
社区描述
龙芯技术社区为在龙芯技术路线下工作的技术人员，提供技术交流、方案分享、论坛、人才服务的公共平台，共同打造一个开放的龙芯生态。（建设中）
经验分享
学习
企业社区
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章
发帖
与我相关
我的任务
分享
