[Verilog]Moore和Meely状态机序列检测器

序列检测器检测“11010100”Moore：1状态转移图：2verilog源程序`timescale 1ns / 1psmodule Moore( input wire clk, input wire clr, input wire din, output reg dout );reg[2:0]present_state,next_state;parameter s0=3'b000,s1=3'b001,s2=3'b010,s3=3'b011,s