静态时序分析简明教程(七)]端口延迟

set_input_delay和set_output_delay需要保证正确的设定，以此来确保时序的正确，假如设定不正确，单个的单元电路可能会满足自身时序要求，但整体的集成设计可能会出现时序违例，在讨论set_input_delay的过程中，我们需要关注到：启动时钟才是参考时钟，而在set_input_delay的过程中，采样时钟才是参考时钟。