MIT的博士毕业论文，关于PLL学习资料，大神写的，值得一看频率合成器，锁相环、集成电路设计、环路分析、噪声分析下载

weixin_39820835 2022-11-24 09:07:00

MIT的博士毕业论文，关于PLL学习资料，大神写的，值得一看。频率合成器，锁相环、集成电路设计、环路分析、噪声分析 , 相关下载链接：https://download.csdn.net/download/u012483907/87134307?utm_source=bbsseo

...全文

12 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

MIT的博士毕业论文，关于PLL学习资料，大神写的，值得一看。频率合成器，锁相环、集成电路设计、环路分析、噪声分析

最近在看系统时钟，网上找了几篇关于锁相环资料，拼了一篇文档，觉得自己看明白了，分享出来（一） PLL(锁相环)电路原理在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLo

锁相环 (phase locked loop)，是一种用于锁定相位的环路。锁相环的控制量是信号的频率和相位。它是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，最终呈现出动态平衡。 1、锁相环的组成 锁相环包括三个部分:鉴相器(PD)、低通滤波器(LPF)、压控晶体振荡器(VCO) 外部输入的参考信号Vin与反馈回路的输出信号Vout通过鉴相器进行比较，鉴相器输出相位差信号，通过低通滤波器滤除信号中的高频部分，再将信号给到

随着高速串行通信总线的数据速率不断提高，要求设计人员将目光投向其他领域，以获得系统时钟解决方案，而不仅仅是直接数字合成器，这种器件在 3 GHz 以下达到最佳工作状态。基于 PLL 的频率合成器采用整数 N 分频和小数 N 分频拓扑结构，为高频时钟、串行数据通信和雷达应用提供稳定的低噪声信号，其频率可达数十千兆赫兹。

随着通信技术在各个领域的高速发展，频率合成器作为通信设备的重要组成部分，对其也提出了越来越高的设计要求，不但要能满足宽的频率范围、高的频率稳定度和准确度，而且要求其具有良好的杂散和相位噪声、快速的频率切换。频率合成技术是利用参考频率源来产生具有一系列离散的、高准确度、高稳定度频率信号的一项技术。锁相式频率合成器是利用锁相环(PLL)将压控振荡器(VCO)的频率锁定在某一个频率点上，由压控振荡器产生...

下载资源悬赏专区

13,654

社区成员

12,574,373

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章