2.11.5.DDR地址另外配置

朱有鹏老师 2023-01-12 15:05:34

课时名称	课时知识点
2.11.5.DDR地址另外配置

...全文

70 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

目录 0. 摘要： 1.DDR2布线中面临的困难 1.1DDR与CPU之间的布局[1] 1.2如何设置Width（信号线宽）和Clearance（安全间距）？ 1.3网络分类与差分线的设置 1.4如何确定小T点与大T点的位置？ 1.5BGA自动扇出与手动优化 1.6如何控制等长误差 2.DDR2等长布线 2.1区域规则ROOM讲解 2.2区...

拓补结构只影响地址线的走线方式，不影响数据线。常见 T 型（星型）结构和Fly_by拓扑(菊花链拓扑)

说在前面这篇文章是个人学习工作中关于DDR的总结，此处讲的DDR是指单片的DDR颗粒，不是指电脑的内存条，在这里分享只为自己总结和加深记忆，部分内容是从网络摘抄。如有不准确的地方，烦请指出，共同学习。 DDR的更新换代目前DDR已经有5代，从DDR1~DDR5，DDR3个厂商已逐渐停产，DDR4逐步取代DDR3,有的手机厂商甚至开始使用刚诞生没多久的DDR5。相关定义我们首先要把内存的核心频率、时钟频率和数据频率的定义以及之间的关系搞清楚。核心频率：为内存Cell阵列(即内部电容)的刷新频率时钟

用户界面 PAGE 1 按照图中序号分别记录: 1.memory device interface speed 确认DDR4的运行时钟，框中填写的是DDR4的单时钟周期。例如，2400P DDR4的时钟速率为1200M，时钟周期为833ps。 2.DCI CASCADE（数字控制阻抗，digitally controlled impendence） DCI CASCADE用于约束单个或多个BANK的输出阻抗，使用该功能时，DDR4的时钟周期...

DDR是一种继SDRAM后产生的内存技术，DDR，英文原意为“DoubleDataRate”，顾名思义，就是双数据传输模式。之所以称其为“双”，也就意味着有“单”，我们日常所使用的SDRAM都是“单数据传输模式”，这种内存的特性是在一个内存时钟周期中，在一个方波上升沿时进行一次操作(读或写)，而DDR则引用了一种新的设计，其在一个内存时钟周期中，在方波上升沿时进行一次操作，在方波的下降沿时也做一次

朱有鹏的课程社区_NO_4

1

社区成员

99

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章