02_vga时序仿真实验

LEEE@FPGA 2023-01-13 01:56:07

课时名称课时知识点
02_vga时序仿真实验20
...全文
158 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
vga.zip_VGA仿真波形_road1ut_vga_vga仿真_vga仿真程序
关于vga接口的程序 仿真成功 可供学习使用
RGB.rar_VGA VHDL_VGA显示 VHDL_vga_vga显示_vhdl
使用VHDL控制FPGA VGA显示彩条和棋盘格
11_vga_colorbar_verilog_vga_vga显示_
利用FPGA控制VGA进行彩条显示的源代码，有注释很清楚
FPGA_VGA.zip_verilog vga_vga vivado_vga显示_vivado VGA_vivadoVGA显示
Vivado下采用Verilog语言实现VGA显示
example_vga_1.zip_VGA FPGA实验_全志_语音 vhdl
这个代码时用全志FPGA开发板写的，语音用的是veiloge,功能是用FPGA实现VGA接口硬件连接的实验，FPGA芯片为ALTER EPC4
LEEE的课程社区_NO_1

1

社区成员

14

社区内容

发帖
与我相关
我的任务
社区管理员
  • LEEE@FPGA
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章