下载资源悬赏专区
DDR3封装成fifo使用MIG ip core进行DDR3的读写操作 FPGA设计源代码及设计文档资料.zip下载
墨衍会员 · AI 创作全网分发 墨衍智能分发 通过墨衍一键同步至各平台 可同步平台 CSDN微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网
我也要 关注 + 加入社区相关推荐
DDR3封装成fifo使用MIG ip core进行DDR3的读写操作 FPGA设计源代码及设计文档资料.zip
DDR3封装成fifo使用MIG ip core进行DDR3的读写操作 FPGA设计源代码及设计文档资料，外部看是一个fifo接口，内部使用ip core，有设计框图文档和代码能有查看，可在XILINX VIVADO平台上仿真测试。
创龙Kintex7+C6678异构平台实战指南
异构计算平台指由FPGA与DSP协同构成的混合算力架构，其核心原理在于通过硬件级分工实现低延迟与高吞吐的平衡。Kintex-7提供可重构并行逻辑和高速串行接口，TM320C6678则以定点运算优势承担密集信号处理任务，二者依托SRIO或EMIF实现纳秒级跨核通信。该技术方案在雷达、多通道采集、边缘视频分析等实时性严苛场景中具备不可替代性，尤其适配国产化替代与长生命周期工业项目。本文聚焦创龙交付的Kintex7+C6678工程资料包，解析其隐藏的协同设计契约、时序约束标定、Bootloader加载顺序及SRI
FPGA实现Xilinx Vivado DDR控制器（MIG IP核，接口封装成了FIFO）的工程源码
基于Xilinx （AMD）的Vivado 平台，使用FPGA实现的DDR控制器的工程源码： 1、对外接口打包成了FIFO，对DDR的操作时序大大简化； 2、含例化好了的DDR IP核（接口为native接口），以及示例工程自带的DDR仿真模型； 3、详细的设计源码（含注释），详细的仿真源码、仿真设置和仿真结果； 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。
DDR3 MIG XILINX FPGA verilog代码，顶层接口封装为fifo，使用简单方便，主要用于大数据量的缓冲，已实
DDR3 MIG XILINX FPGA verilog代码，顶层接口封装为fifo，使用简单方便，主要用于大数据量的缓冲，已实际应用在多个项目上
zcu102用PL读写DDR4
博客配套源码工程 https://blog.csdn.net/botao_li/article/details/95302992
