CSDN 社区图书馆
“芯”科技前沿技术丛书——高性能超标量CPU：微架构剖析与设计
墨衍会员 · AI 创作全网分发 墨衍智能分发 通过墨衍一键同步至各平台 可同步平台 CSDN微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网
我也要 关注 + 加入社区
作者：李东声 等 编著
出版社：机械工业出版社
图书介绍：
《高性能超标量CPU：微架构剖析与设计》基于当前主流的高性能CPU设计规格，全面介绍了高性能超标量CPU微架构的设计，并做出对应的分析。主要内容包括业界主流高性能处理器架构及超标量流水线背景知识（第1章）；CPU前端，包括指令提取单元、分支预测单元、指令译码单元的设计和优化，以及指令缓存的相关设计（第2、3章）；分支预测单元的原理、设计和优化，寄存器重命名与发射队列的原理和设计（第4、5章）；执行单元与浮点运算单元的设计实现（第6、7章）；访存单元与数据缓存设计（第8章）；重排序缓冲的原理及设计（第9章）；Intel P6 CPU微架构设计实例（第10章）。微架构设计对应于指令的生命周期，为读者提供直观和清晰的视角，便于读者对高性能CPU设计深入理解。
可领取数量：
两本
购买地址：https://item.jd.com/13851696.html
相关推荐
1分钟看懂CPU多发射超标量/多线程/多核概念的区别
本文介绍CPU多发射超标量/多线程/多核概念的区别，来一起学习下吧。
嵌入式系统超标量体系CPU的高效软件优化技术.pdf
嵌入式系统超标量体系CPU的高效软件优化技术.pdf
vhdl超标量带cache的CPU设计.rar
vhdl超标量带cache的CPU设计.rarvhdl超标量带cache的CPU设计.rar
cpu设计简介
本人收集的的cpu设计的有关内容，希望对大家有所帮助
biriscv:32位超标量RISC-V CPU
biRISC-V-32位双发行RISC-V CPU GitHub： : 特征 32位RISC-V ISA CPU内核。 超标量（双重发行）有序6或7级流水线。 支持RISC-V的整数（I），乘法和除法（M）和CSR指令（Z）扩展（RV32IMZicsr）。 具有可配置深度分支目标缓冲区（BTB）和返回地址堆栈（RAS）的分支预测（bimodel / gshare）。 64位指令获取，32位数据访问。 2个整数ALU（算术，移位器和分支单元）。 1个负载存储单元和1个管道外分隔线。 每个周期最多发布和完成2条独立指令。 支持用户，管理员和机器模式特权级别。 基本的MMU支持-能够使用原子（RV-A）SW仿真来引导Linux。 实现基本ISA规范和特权ISA规范 。 使用随机指令序列进行了验证，针对仿真。 支持指令/数据缓存，AXI总线接口或紧密耦合的存储器。 可配置的流水线级数，结
