cache的同名/歧义

TEE安全领域优质创作者

博客专家认证

2023-05-24 11:04:16

课时名称	课时知识点
cache的同名/歧义	Armv8/Armv9/MMU/Cache/高速缓存

...全文

27 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

那么此种问题是如何解决的呢，其实查看cache tag里都有啥，就能知道答案了。在cache tag中缓存的物理地址，永远都是pysical[n : 12], 即永远从物理地址的BIT12开始缓存。对于一个way是16KB的cache，index为[13:0]？如何保证VA[13:0]=PA[13:0]?选用16KB或64KB的页面即可，但是选哪一个Granue Size不是你能保证的，是操作系统的选择。虚拟地址和物理地址的映射关系。

为什么系统软件人员要深入了解cache？在一个系统中，cache无处不在，对于一个系统编程人员来说，你无法躲藏。下图是一个经典的ARM64系统的架构图，由Corte-A72和Cortex-53组成了大小核架构，每个CPU核心都有L1 cache，每个cluster里共享一个L2 cache，另外还有Mali GPU和DMA外设。对于系统软件人员，下面几个常常疑惑的问题： cache的内部组织架构是怎么样的？能否画出一个cache的layout图？什么是set，way？直接映射，

在ARM架构中，L1 cache都是VIPT的，也就是当有一个虚拟地址送进来，MMU在开始进行地址翻译的时候，Virtual Index就可以去L1 cache中查询了，MMU查询和L1 cache的index查询是同时进行的。如果将block的内存属性配置成 non-shareable, 那么core0访问该内存时，数据缓存的到Core0的L1 D-cache / L2 cache （将L1/L2看做一个整体，直接说数据会缓存到core0的private cache更好），不会缓存到其它cache中。

一、 Linux内存之Cache 1.1、Cache的基本介绍 Cache存储器，是位于CPU和主存储器DRAM之间的一块高速缓冲存储器，规模较小，但是速度很快，通常由SRAM（静态存储器）组成。 Cache的功能是提高CPU数据输入输出的速率。Cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，可以让系统的性能大大改善，感觉就像是又有了主存储器的内存，又有了Cache的访问速度。 1.2、程序是如何运行的？我们先思考一个问题：我们的程序是如何运行起来的？我们应该知道，程序是运行在RAM之

Cache存储器，是位于CPU和主存储器DRAM之间的一块高速缓冲存储器，规模较小，但是速度很快，通常由SRAM（静态存储器）组成。Cache的功能是提高CPU数据输入输出的速率。Cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，可以让系统的性能大大改善，感觉就像是又有了主存储器的内存，又有了Cache的访问速度。

课程答疑和交流(二)

101

社区成员

287

社区内容

发帖

与我相关

我的任务

arm开发个人社区

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章