ARMv8&ARMv9基础概念扫盲

TEE安全领域优质创作者

博客专家认证

2023-06-09 15:14:34

课时名称	课时知识点
ARMv8&ARMv9基础概念扫盲	Armv8/Armv9/ARM/嵌入式/内核

...全文

87 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

内容概要：本文全面介绍了ARMV8-aarch64架构下的虚拟内存管理系统（MMU）、快表（TLB）以及缓存（Cache）。详细解释了cache与TLB的entry组成及其各自内部架构；探讨了不同存储一致性问题及解决方案；描述了虚拟地址到物理地址的多阶段转换流程，包括页表结构与各层级之间的关系。通过这些基础知识的理解，读者可以更好地掌握现代计算机体系结构中重要的MMU运作机理及相关优化技巧。适用于ARM平台开发者、嵌入式工程师和其他对此主题有兴趣的专业人士。适用人群：熟悉计算机科学理论和技术细节，尤其对操作系统、编译器优化等领域有一定了解的技术爱好者或研究人员。使用场景及目标：帮助读者构建对ARM架构内存子系统完整且深刻的见解。无论是在学术研究还是工业应用背景下，都能够在涉及性能瓶颈突破或是新型CPU设计方面提供有效指导。其他说明：文中提及的概念较多且较为复杂，建议在理解和吸收的同时辅以实际项目操作或实验环境模拟来加深体会。另外，对于某些高级主题如设备特性和异常处理等方面的知识仅做简要说明，请感兴趣的读者查阅官方手册或其他专业书籍进行深入学习。

例如我们查询到Cortex-A53的cache信息如下： L1 I-Cache 可配:8KB, 16KB, 32KB, or 64KB cacheline:64bytes 2路组相连 128-bit的读L2 memory的接口 L1 D-Cache 可配:8KB, 16KB, 32KB, or 64KB cacheline:64bytes 4路组相连 256-bit的写L2 memory的接口 128-bit的读L2 memory的接口 64-bit的读L1到datapath 128-bit的写datapath到L1 L2 cache 可配置的: 128KB, 256KB, 512KB, 1MB and 2MB. cacheline:64bytes Physically indexed and tagged cache（PIPT） 16路组相连的结构

最初的功能很简单： cpu_context的保存和恢复，即: 双系统的切换电源管理、PSCI等但是随着技术的发展，功能也越来越多，越来越复杂，以下列举了当前的部分功能：安全世界的初始化，例如异常向量表、一些控制寄存器和中断寄 CPU reset和power down的时序。包括Arm DynamIQ cpu的支持。标准的system IP的驱动，例如Generic Interrupt Controller (GIC), Cache Coherent Interconnect (CCI), Cache Coherent Network (CCN), Network Interconnect (NIC) and TrustZone Controller (TZC). 一种通用的SCMI驱动程序, 适用于电源控制接口，例如ARM SYSTEM Control Processor(SCP) smc处理，using an EL3 runtime services framework PSCI库的支持，用于CPU/Cluster/system的电源管理，这个库集成到了aarch64 el3

Cortex-M3扫盲

ARM基础知识扫盲

周贺贺的课程社区_NO_3

3

社区成员

327

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章