FPGA实现Xilinx Vivado DDR控制器（MIG IP核，接口封装成了FIFO）的工程源码下载

[weixin_39821260]

基于Xilinx （AMD）的Vivado 平台，使用FPGA实现的DDR控制器的工程源码： 1、对外接口打包成了FIFO，对DDR的操作时序大大简化； 2、含例化好了的DDR IP核（接口为native接口），以及示例工程自带的DDR仿真模型； 3、详细的设计源码（含注释），详细的仿真源码、仿真设置和仿真结果； 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。 , 相关下载链接：https://download.csdn.net/download/wuzhikaidetb/87859894?utm_source=bbsseo