基于cyclone FPGA设计的 SRAM到数码管的简单测试Verilog源码 quartus 9.0工程+testbench下载

[weixin_39820780]

基于cyclone FPGA设计的 SRAM到数码管的简单测试Verilog源码 quartus 9.0工程+testbench激励，可供学习设计参考。 module SRAM_TO_8SEG_tb; reg SYSCLK; reg RST_B; wire [7:0] SRAM_DATA; wire [18:0] SRAM_ADDR; wire SRAM_CS_B; wire SRAM_OE_B; wire SRAM_WE_B; wire [7:0] DIG_LED_SEL; wire [7:0] DIG_LED_DATA; SRAM_TO_8SEG I_SRAM_TO_8SEG ( .SYSCLK (SYSCLK ), .RST_B (RST_B ), .SRAM_DATA (SRAM_DATA ), .SRAM_ADDR (SRAM_ADDR ), .SRAM_CS , 相关下载链接：https://download.csdn.net/download/GJZGRB/88278074?utm_source=bbsseo