数字电路与逻辑设计课程设计-基于Verilog HDL的数字电路设计与验证下载

[weixin_39822095]

1.加法器模块设计与验证 2.8位数值比较器模块设计与验证 3.编码器模块设计与验证 4.异步JK触发器模块设计与验证 5.模60的BCD码加法计数器设计与验证 1——课程设计报告.doc 2——课程设计成绩考核表.doc 3——课程设计说明书.doc , 相关下载链接：https://download.csdn.net/download/2302_80368651/88504642?utm_source=bbsseo