数字电路与逻辑设计课程设计-基于Verilog HDL的数字电路设计与验证下载

weixin_39822095 2023-11-21 10:31:13
1.加法器模块设计与验证 2.8位数值比较器模块设计与验证 3.编码器模块设计与验证 4.异步JK触发器模块设计与验证 5.模60的BCD码加法计数器设计与验证 1——课程设计报告.doc 2——课程设计成绩考核表.doc 3——课程设计说明书.doc , 相关下载链接:https://download.csdn.net/download/2302_80368651/88504642?utm_source=bbsseo
...全文
4 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复

13,026

社区成员

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛(原bbs)
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧