EP4C10 FPGA+RTL8211以太网PHY GMII-UDP-Loopback测试Verilog源码quartus工程下载

[weixin_39821260]

基于EP4C10 FPGA+RTL8211以太网PHY GMII_UDP_Loopback测试Verilog源码quartus工程文件，可供学习设计参考。 module GMII_UDP_Loopback_Test( Clk, Rst_n, GMII_GTXC, GMII_TXD, GMII_TXEN, GMII_RXC, GMII_RXD, GMII_RXDV, ETH_Rst_n ); input Clk; input Rst_n; output GMII_GTXC; output [7:0]GMII_TXD; output GMII_TXEN; input GMII_RXC; input [7:0]GMII_RXD; input GMII_RXDV; output ETH_Rst_n; assign ETH_Rst_n = 1; wire [7:0]fifo_wrdata; wire fifo_wrreq; reg TX_Go; wire clk125M_o; wire [15:0]rx_data , 相关下载链接：https://download.csdn.net/download/GJZGRB/88541152?utm_source=bbsseo