深入理解zynq uart16550的使用（含vivado工程、设备树、内核配置、步骤文档），PL实现9路uart16550下载

[weixin_39821620]

项目实施过程中，采用zynq系列芯片，由于zynq自身PS侧仅仅提供两路串口，无法满足实际需求。这就需要从PL侧扩展出来多路串口出来。网上也有一些针对的使用步骤，但是都不够友好，缺少很多细节上的步骤，很难调试成功。本文基于vivado工程PL侧实现9路uart16550，实现串口扩展。 1.Xilinx提供了两个常用的AXI接口的串口IP核，uart16550、uartlite，文章对比了两种IP核的优缺点，说明了使用场景。 2.vivado工程PL侧实现9路uart16550，顶层文件中，使用Verilog代码实现串口收发管脚短接 3.自动生成设备树 4.内核配置项的改动，不同版本内核配置项改动不一样，在步骤文档中都有截图说明 5.上板子调试过程，展示了/dev下设备节点，以及环路测试结果 6.提出一些调试过程的注意事项 , 相关下载链接：https://download.csdn.net/download/li171049/88616259?utm_source=bbsseo