FPGA设计的万年历数字时钟课程设计Verilog源码Quartus工程文件+课设报告文档资料.zip下载

weixin_39821620 2024-06-20 03:30:15

FPGA设计的万年历数字时钟课程设计Verilog源码Quartus工程文件+课设报告文档资料： 2.1.1 系统功能介绍本次万年历实现的功能有：（1）年月日、时分秒的走时、设置及其显示。（2）闹钟功能、闹钟设置及其闹钟设置显示。 2.1.2 系统硬件介绍本次万年历设计使用的硬件资源有：6个数码管、三个微动开关、两个拨码开关和两个LED灯。其中，6个数码管选择显示年月日、时分秒及其闹钟设置的时分秒。三个按键分别为翻页按键（选择数码管显示内容）、选择按键（选择需调整的内容）、加一按键（调整的内容加一），用于翻页和时间及其闹钟的设置。两个拨码开关分别为闹钟使能开关和复位开关，用于闹钟的打开及其关闭和将整个系统复位。两个LED灯分别为闹钟开关状态和闹钟标志（代替蜂鸣器）。 2.1.3 系统总体框图介绍整个系统采用自顶向下的设计方法，从系统的总体功能出发，将整个系统划分为多个模块，然后再将各个模块划分为多个功能部分，编程完成后将各个部分联系起来组成整个系统。 module calendar(system_clk,reset,key_turn,key_switch,key_add,s , 相关下载链接：https://download.csdn.net/download/GJZGRB/89398565?utm_source=bbsseo

...全文

1362 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

FPGA设计的万年历数字时钟课程设计Verilog源码Quartus工程文件+课设报告文档资料： 2.1.1 系统功能介绍本次万年历实现的功能有：（1）年月日、时分秒的走时、设置及其显示。（2）闹钟功能、闹钟设置及其闹钟设置显示。 2.1.2 系统硬件介绍本次万年历设计使用的硬件资源有：6个数码管、三个微动开关、两个拨码开关和两个LED灯。其中，6个数码管选择显示年月日、时分秒及其闹钟设置的时分秒。三个按键分别为翻页按键（选择数码管显示内容）、选择按键（选择需调整的内容）、加一按键（调整的内容加一），用于翻页和时间及其闹钟的设置。两个拨码开关分别为闹钟使能开关和复位开关，用于闹钟的打开及其关闭和将整个系统复位。两个LED灯分别为闹钟开关状态和闹钟标志（代替蜂鸣器）。 2.1.3 系统总体框图介绍整个系统采用自顶向下的设计方法，从系统的总体功能出发，将整个系统划分为多个模块，然后再将各个模块划分为多个功能部分，编程完成后将各个部分联系起来组成整个系统。 module calendar(system_clk,reset,key_turn,key_switch,key_add,s

EDA实验课设-基于FPGA设计的智能洗衣机控制器quartus工程Verilog源码+课设文档报告开发环境：本课设是基于DE0的板子，使用Verilog HDL开发的。 2.参考设计内容与要求 ① 设计一个智能洗衣机控制器，能够实现洗衣，漂洗和脱水的功能。 ②要求能够使用按键模拟对洗衣机的控制，能够设置工作模式，为了便于观察，将洗衣机设定的工作模式(1~5)和整个过程所剩的工作时间用数码管显示出来(时间分辨率为1分钟)，能够将洗衣机当前所处的状态（注水，洗衣，排水，甩干）用发光管或者数码管显示出来。【模式1】：洗衣模式－－强力洗（洗衣30分钟）【模式2】：洗衣模式－－普通洗（洗衣20分钟）【模式3】：洗衣模式－－轻柔洗（洗衣10分钟）【模式4】：漂洗模式【模式5】：甩干模式注：在以上5个模式中，每次注水1分钟，漂洗5分钟，排水1分钟,甩干1分钟，模式1～3的洗衣时间如上所示，具体的洗衣步骤如下：【模式1～3】：注水->洗衣->排水->甩干->注水->漂洗->排水->甩干 ->注水->漂洗->排水->甩干。【模式4】：注水->漂洗->排水->甩干->注水

FPGA毕设课设-基于verilog语言FPGA数字秒表设计实验QUARTUS工程源码+文档说明资料该设计是用于体育比赛的数字秒表,基于FPGA在Quartus II 9.0软件下应用Verilog语言编写程序,采用ALTRA公司Acex1k系列的Ep1k30tc144-3芯片进行了计算机仿真，并给出了相应的仿真结果。本设计有效的克服了传统的数字秒表的缺点，采用EDA技术采取自上而下的设计思路。绘制出了具体的逻辑电路，最后又通过硬件上对其进行调试和验证。该电路能够实现很好的计时功能,计时精度高。关键字：数字秒表 EDA FPGA Verilog Quartus II

基于FPGA设计的贪吃蛇小游戏quartus工程Verilog源码+EDA实验课设文档报告: 本次电子技术基础课程设计了贪吃蛇游戏，实现了用FPGA来驱动VGA显示贪吃蛇游戏。贪吃蛇的游戏规则是玩家使用PS2键盘操控一条蛇上下左右移动不断吞下苹果，吃下一个苹果蛇身增长一节，当蛇头撞到蛇身或障壁时游戏结束。本课程设计采用Verilog HDL语言编写，涉及到VGA显示，PS2键盘操控，状态机等相关知识。关键词：FPGA；VGA；PS2；贪吃蛇；Verilog HDL 2.1 游戏设计内容及要求基本要求： ① 利用FPGA开发板、VGA显示器、PS2键盘实现贪吃蛇游戏。 ② 一条蛇可以看成由许多正方形的“小格子”拼凑成，称作节。节是蛇身上最小的单位。蛇的初始长度确定。 ③ 蛇的初始位置及方向由FPGA开发板随机生成，每次游戏预送100分。 ④ 用户使用开发板键盘及PS2键盘可控制蛇头的方向及速度。蛇在屏幕中运动每安全度过1秒加1分，静止状态每过1秒减1分，当游戏达到200分时自动进入游戏下一关，当游戏分值自动减为0时游戏失败终止。 ⑤ 当贪吃蛇触壁则失败。 ⑥ 实现游戏蛇身变换及游

说明：基于Verilog的数字时钟设计，仿真版本。 2. 平台： Quartus 17.1 Modelsim仿真 3. 功能实现：数字时钟，具有时、分、秒显示；具有时间校准及闹钟功能；采用数码管显示时钟值（仿真中看不出数码管显示效果）。 4. 补充说明：模块说明： TOP.v 顶层文件 time_control.v 数字钟实现模块 display_ctrl.v 数码管驱动模块 tb_TOP.v 测试文件

下载资源悬赏专区

13,654

社区成员

12,573,409

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章