HDLBits 刷题分享 Procedures (过程块)

本文介绍了Verilog中过程块（always块）的基本用法，包括组合逻辑always块和时钟always块的区别，以及if语句实现多路选择器的方法。组合always块(@*)创建组合逻辑，使用阻塞赋值(=)；时钟always块(@posedge clk)创建时序逻辑，使用非阻塞赋值(<=)。if语句必须在always块内使用，要注意完整赋值以避免生成锁存器。文章通过具体实例展示了用assign语句、组合always块和时钟always块实现简单逻辑的不同方法，并比较了它们的优缺点和使用场景。