IC 设计岗位族谱·全景图

[云雾J视界]

 

⭐ IC 设计岗位全景结构（7 大体系）

1）前端（Front-End）系统 & 数字设计链

岗位	核心使命	输入	输出	边界
System Architect	定义架构、规格	市场需求、系统约束	Spec/Architecture	不写 RTL
RTL Engineer （数字 IC 设计）	编写逻辑功能	Spec	RTL	不做验证/PD
Verification Engineer（功能验证）	验证 RTL 正确性	RTL	覆盖率 & 功能 OK	不做 RTL/PD
DFT Engineer	让芯片可测试	RTL/Netlist	Scan/MBIST	不写 ATE 程序

---

2）后端（Back-End）物理实现链（PD / STA / Signoff）

岗位	核心使命	输出	边界
Physical Design (PD)	版图实现（place/route）	Layout/GDS	不设计 RTL
STA Engineer	时序收敛	Timing Signoff	不做 place/route
Power/IR/EM Engineer	功耗、压降、电迁移	Power/IR/EM report	不做逻辑设计
Tape-out/Signoff Engineer	校验确保 GDS 可制造	DRC/LVS/Clean GDS	不做 RTL/后端实现

---

3）模拟（Analog）设计链

岗位	核心使命	输出	边界
Analog Circuit Designer	放大器/LDO/ADC/PLL 等设计	Schematic/Sim results	不画数字版图
Analog Layout Engineer	版图实现	Layout	不做原理图
Mixed-Signal Verification	AMS Co-simulation	Mixed-signal results	不画电路

---

4）射频（RF）设计链

岗位	核心使命	输出	边界
RFIC Designer	PA/LNA/Mixer/VCO/RF chain	Schematic/Sim	不画大规模数字
RF Layout	高频版图（EM）	Layout	不做 RF 仿真
RF System/Validation	板级射频验证	Lab result	不做版图

---

5）EDA 工程链

岗位	使命
PDK Engineer	PDK 维护、模型交付
CAD/EDA Tool Engineer	工具链支持、脚本、自动化
Flow Engineer（设计流程）	Flow 维护、整合、自动化

---

6）系统 & 应用链（不用 IC Design，但强相关）

岗位	核心使命
Application Engineer（FAE）	支持客户使用芯片
System Validation Engineer	板级 Bring-up、硬件验证
Firmware Engineer	驱动、Boot、控制算法

---

7）跨链岗位

岗位	说明
Mixed-Signal Designer	数模混合（ADC、PLL、SerDes）
Memory Designer（SRAM/Flash/ROM）	整个 Memory IP 设计
High-Speed Interface（SerDes/PCIe/DDR）	高速接口 IP 设计