求助:32位MIPS流水线CPU设计

sct 2005-05-07 09:09:24
正在看体系结构的内容，
想一步一步地学习32位MIPS流水线CPU设计，
实现十几条基本的MIPS指令，
单周期、多周期的还大概清楚，
但一到流水线的就蒙了，
手头又没有什么资料，
所以向各位求救，谢谢！

大家应该有人做过吧，
指点指点我吧或者给点资料吧，谢谢各位！
...全文
483 7 打赏 收藏 举报
写回复
用AI写文章
7 条回复
切换为时间正序
请发表友善的回复…
发表回复
seedundersnow 2005-05-19
  • 打赏
  • 举报
 回复
mark
at90s 2005-05-16
  • 打赏
  • 举报
 回复
看看这本书吧：《大型RISC处理器设计——用描述语言Verilog设计VLSI芯片》
还有Opencore上有一个MIPS core，可以参考一下
tpu 2005-05-16
  • 打赏
  • 举报
 回复
如果连流水线都看不懂，就别提什么CPU设计了。
suyun9329 2005-05-12
  • 打赏
  • 举报
 回复
看书吧
sct 2005-05-12
  • 打赏
  • 举报
 回复
大家指点指点吧，多谢！
sct 2005-05-08
  • 打赏
  • 举报
 回复
这里应该有大虾吧，指点指点我吧，谢谢！
Featured 2005-05-07
  • 打赏
  • 举报
 回复
太高深了，帮你顶顶
Verilog实现MIPS的5级流水线cpu设计（Modelsim仿真）
Verilog实现IMPS的5级流水线cpu设计 本篇文章是在功能上实现cpu设计，而非结构上实现。结构上实现可以跳转到（此为个人推荐）： Verilog流水线CPU设计（超详细） 此外有与本文章配套的资源，文章中不懂的地方可以跳转到： IMPS五级流水线cpu的制作 一、实验内容 1.1：实验目的 （1）CPU各主要功能部件的实现 （2）CPU的封装 （3）了解提高CPU性能的方法 （4）掌...
32位MIPS流水线CPU设计
32位MIPS流水线CPU设计（vivado）
[华中科技计组实验]logisim完成单周期5级流水MIPS CPU
[华中科技计组实验]logisim完成单周期5级流水MIPS32 CPU hu~，终于完成了，真是费劲呐 支持24条指令，5级流水线，可以对分支指令处理，寄存器冲突处理，指令ROM为1K,数据RAM为1M,32位MIPS指令集CPU 但是… 大量使用比较器造成硬件开销巨大，测试一下发现这尼玛真是个老爷车还没单周期跑的快，自己电脑cpu占百分之八九十只能跑到20多赫兹，一个走马灯跑了半天，可优化空间太大了，写了那么多天造成这个破样，有点悲剧。。。 先放个图大伙参考就行了，要是有人想听思路的话接下来再更 .
基于MIPS32的流水线CPU设计与实现（verilog）
文章目录1．实验内容2．实验要求3. 实验难点4. 模块详细分析4．1 取指令部分（IF）4.1.1 PCAdd44.1.2 PC 寄存器的设计与实现4.1.3 指令存储器的设计与实现4.1.4 32 位 4 选 1 选择器的设计与实现4.1.5 REG_ifid 设计与实现4．2 指令译码部分（ID）4.2.1 控制器（CONUNIT）的设计与实现4.2.2 5 位 2 选 1 选择器的设计与实...
16位MIPS指令集RISC结构简单CPU实现
文章太长，就不转过来了。 文章地址：http://blog.alwaysd.me/index.php/mips16-risc-cpu/
硬件设计

6,172

社区成员

11,288

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章