求助！！ 急找一单d触发器（只带清零的）双的也可以 谢谢！！！！

domhuang 2005-05-12 09:37:06
如题
...全文
155 3 打赏 收藏 转发到动态 举报
写回复
用AI写文章
3 条回复
切换为时间正序
请发表友善的回复…
发表回复
TheSaviour 2005-05-12
  • 打赏
  • 举报
 回复
这是通用逻辑电路,很多厂家都有,比如ST的HCF4013B
domhuang 2005-05-12
  • 打赏
  • 举报
 回复
TheSaviour(恶贯满盈) 能告诉我具体的型号码？？那个公司的呢？？
TheSaviour 2005-05-12
  • 打赏
  • 举报
 回复
你看4013好使不?
通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）
本文详细介绍了一位D触发器的工作原理及VerilogHDL语言实现，包括异步清零和同步复位功能，并提供了完整的测试文件及仿真波形。此外，还提供了一个八位D触发器的设计案例。
使用D触发器完成带有异步清零clrn和同步使能wen的8位寄存器
博客围绕八位寄存器的实现展开，先介绍D触发器的实现，涉及到时序电路，要在always语句块添加时钟信号的上升沿/下降沿，说明了异步清零和同步使能的处理方式。接着提到需创建8个D触发器构成寄存器，最后阐述模块调用细节及顶层模块的作用。
D触发器 (D-FF)详解
本文介绍了FPGA学习的基础，包括逻辑代数、VerilogHDL语言，重点讲解了D触发器的工作原理、特性及不同类型的D触发器（带清零、预置、使能端）。文章提供了代码示例和状态图，阐述了D触发器的建模方法，并通过实例展示了2分频电路和4位二进制计数器的VerilogHDL建模和仿真过程。
Verilog中带异步复位同步清零的 D 触发器代码实现
博客介绍Verilog中带异步复位同步清零的D触发器。异步复位独立于时钟，同步清零同步于时钟信号，也可用于其他同步操作。给出了代码及激励文件，仿真结果显示clr信号拉高后，q在下个clk上升沿后清零，表明clr同步于clk。
带有时钟使能和同步清零的D触发器
文章详细介绍了四种不同类型的D触发器：FDCE（带有时钟使能和异步清零），FDPE（带有时钟使能和异步置位），FDRE（带有时钟使能和同步清零），以及FDSE（带有时钟使能和同步置位）。每种触发器的特性在于其控制信号，如CE,CLR,PRE,R,S，以及它们如何影响数据在时钟边沿的传递和输出状态。
单片机/工控

27,522

社区成员

28,798

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 单片机/工控
社区管理员
  • 单片机/工控社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章