用quartusII怎么设置引脚的默认输出状态？

[tracing]

我用的是EPM3128ATC100-10芯片

[tracing]

[Quote=引用 8 楼 tracing 的回复:]
这个我试过了，reserved是保留的意思，不是default，如果我设置了reserved，会提示这样的错误
Error: Can't reserve pin dir[4] because that name already exists
[/Quote]

肯定不是这里

[gooogleman]

FPGA？楼主你发帖太离谱了。
居然弄到wince板块来。

不过我可以给你一些提示---------我以前用过FPGA一段时间。

在一个setting的菜单里面，然后你打开每个菜单查询一下吧。我记不得了、
记得有个标签，然后是下拉菜单。可以选择没有使用到的IO口的状态。
记得有四五个选项
1、连接到地---------不知道为什么会这么做，如果设置为这个会后患无穷，因为你的外围器件IO接到这个并且设置为输出我估计就会烧掉。很烫的。
2、高阻
3、上拉

。。。。。。。。。。。。。其余记不得了。建议楼主多看英语帮助文档，因为貌似中文的没有几个讲的好的。

[tracing]

不是要设置没有用到的IO口，我要设置用到的引脚的默认状态，一开机就是低电平，现在一开机就是高电平

这里好像没有FPGA板块，就发到这里来了

[gooogleman]

[Quote=引用 2 楼 tracing 的回复:]
不是要设置没有用到的IO口，我要设置用到的引脚的默认状态，一开机就是低电平，现在一开机就是高电平

这里好像没有FPGA板块，就发到这里来了
[/Quote]

我记得那里也有，照我上面的提示找找，都是几个英语单词而已。

[asak_1]

设置IO状态是可以使用上拉或下拉来设置上电时候IO的状态。对于FLASH结构的CPLD和FPGA来说，可以决定上电时候的状态；对于其它类型的CPLD和FPGA来说上电状态与芯片内部结构有关（可能是高，可能是低，也可能不确定），只有程序加载完成后，IO管脚的状态才能确定。

[tracing]

找了N久了，没这个选项

[asak_1]

assignments->pin or pin planner
然后选择你要的定义的管脚双击，先定义node name,定义standard后，就可以定义reserved了，在reserved里有上拉（as output drivering GND or Vcc）和下来的选项。

[tracing]

这个我试过了，reserved是保留的意思，不是default，如果我设置了reserved，会提示这样的错误
Error: Can't reserve pin dir[4] because that name already exists

[tracing]

这个我试过了，reserved是保留的意思，不是default，如果我设置了reserved，会提示这样的错误
Error: Can't reserve pin dir[4] because that name already exists

[tracing]

[Quote=引用 4 楼 asak_1 的回复:]
设置IO状态是可以使用上拉或下拉来设置上电时候IO的状态。对于FLASH结构的CPLD和FPGA来说，可以决定上电时候的状态；对于其它类型的CPLD和FPGA来说上电状态与芯片内部结构有关（可能是高，可能是低，也可能不确定），只有程序加载完成后，IO管脚的状态才能确定。
[/Quote]
在上位机没有发命令之前，用程序可以确定IO管脚的状态么？

[gooogleman]

[Quote=引用 6 楼 asak_1 的回复:]
assignments->pin or pin planner
然后选择你要的定义的管脚双击，先定义node name,定义standard后，就可以定义reserved了，在reserved里有上拉（as output drivering GND or Vcc）和下来的选项。
[/Quote]

就在这里了！！！